日本国特許庁 JAPAN PATENT OFFICE

31. 3. 2004

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日
Date of Application:

2003年 4月 9日

出 願 番 号 Application Number:

特願2003-105762

[ST. 10/C]:

[JP2003-105762]

RECEIVED
2 7 MAY 2004
WIPO PCT

出 願 人
Applicant(s):


財団法人北九州産業学術推進機構

PRIORITY DOCUMENT

SUBMITTED OR TRANSMITTED IN COMPLIANCE WITH RULE 17.1(a) OR (b)

特許庁長官 Commissioner, Japan Patent Office 2004年 5月14日





【書類名】

特許願

【整理番号】

J030129IK0

【あて先】

特許庁長官殿

【国際特許分類】

H03K 19/173

G06F 7/00

【発明者】

【住所又は居所】

福岡県福岡市中央区今川1丁目10-43-403

【氏名】

笹尾 勤

【発明者】

【住所又は居所】

神奈川県足柄下郡箱根町強羅1320-1231

【氏名】

井口 幸洋

【特許出願人】

【識別番号】

502428467

【氏名又は名称】

笹尾 勤

【代理人】

【識別番号】

100099508

【弁理士】

【氏名又は名称】

加藤 久

【電話番号】

092-413-5378

【手数料の表示】

【予納台帳番号】

037590

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要

【曹類名】 明細書

【発明の名称】 ルックアップテーブル・カスケード論理回路

【特許請求の範囲】

【請求項1】 複数の入力変数を有する目的論理関数を関数分解して得られる複数の分解関数を、逐次計算することにより、目的論理関数の演算を行うルックアップテーブル・カスケード論理回路であって、

前記各分解関数をルックアップテーブルとして記憶する、直列に配列された複数の論理関数メモリと、

前段の前記論理関数メモリの複数個の出力のうち、後段の前記論理関数メモリの複数個の入力に接続されるものの選択及び接続関係に関する接続情報を記憶する接続メモリと、

前記接続メモリより出力される接続順序に従い、前段の前記論理関数メモリの 出力と後段の前記論理関数メモリの入力とを選択的に接続する接続回路と、

最後段の前記論理関数メモリの出力を最前段の前記論理関数メモリに選択的に 入力するフィードバック回路と、

を備えていることを特徴とするルックアップテーブル・カスケード論理回路。

【請求項2】 前記フィードバック回路は、

最後段の前記論理関数メモリの複数個の出力のうち、最前段の前記論理関数メモリの複数個の入力に接続されるものの選択及び接続関係に関する接続情報を記憶するフィードバック用接続メモリと、

最後段の前記論理関数メモリの出力を最前段の前記論理関数メモリの入力に選 択的に接続するフィードバック用接続回路と、

を備えていることを特徴とする請求項1記載のルックアップテーブル・カスケード論理回路。

【請求項3】 最後段の前記論理関数メモリの複数個の出力を一時的に記憶し、前記フィードバック用接続回路に出力する中間変数バッファを備えていることを特徴とする請求項2記載のルックアップテーブル・カスケード論理回路。

【請求項4】 前記各論理関数メモリ並びに前記各接続メモリ及び前記フィードバック用接続メモリについて、当該論理関数メモリ又は接続メモリ若しくは

フィードバック用接続メモリ内の入出力が可能なページを選択的に切り換えるページ切換手段を備えたことを特徴とする請求項1乃至3の何れか一に記載のルックアップテーブル・カスケード論理回路。

【請求項5】 前記接続回路又はフィードバック用接続回路は、クロスバスイッチ、マルチプレクサ、若しくはシフタ回路により構成されていることを特徴とする請求項1乃至4の何れか一に記載のルックアップテーブル・カスケード論理回路。

【請求項6】 前記接続回路又はフィードバック用接続回路は、前段の前記 論理関数メモリ又は最後段の前記論理関数メモリの出力を、論理関数の演算結果 を出力する出力ラインに接続することが可能であることを特徴とする請求項1乃 至3の何れか一に記載のルックアップテーブル・カスケード論理回路。

【請求項7】 前記各接続回路又はフィードバック用接続回路の前記出力ラインからの出力のうちの何れかを選択し出力する出力段選択回路を備えていることを特徴とする請求項6記載のルックアップテーブル・カスケード論理回路。

【請求項8】 前記出力段選択回路が選択した出力を、

w入力1出力(w≥2)のマルチプレクサが多段にカスケード接続され、各段において、出力を取り出すことを可能とした回路を通して出力する出力ライン選択回路を備えていること

を特徴とする請求項7記載のルックアップテーブル・カスケード論理回路。

【請求項9】 前記接続メモリは、前段の前記論理関数メモリの複数個の出力及び前記入力変数の入力のうち、後段の前記論理関数メモリの複数個の入力に接続されるものの選択及び接続関係に関する接続情報を記憶するものであり、

前記接続回路は、前記接続メモリより出力される接続順序に従い、前段の前記 論理関数メモリの出力と後段の前記論理関数メモリの入力とを選択的に接続する ものであり、

前記フィードバック用接続メモリは、最後段の前記論理関数メモリの複数個の 出力及び前記入力変数の入力のうち、最前段の前記論理関数メモリの複数個の入 力に接続されるものの選択及び接続関係に関する接続情報を記憶するものであり 前記フィードバック用接続回路は、前記フィードバック用接続メモリより出力 される接続順序に従い、最後段の前記論理関数メモリの出力と最前段の前記論理 関数メモリの入力とを選択的に接続するものであること

を特徴とする請求項2乃至8の何れか一記載のルックアップテーブル・カスケー ド論理回路。

【請求項10】 前記各論理関数メモリにおいては、その入力のうちの少なくとも1つには、前記接続回路を介すことなく前記入力変数を直接入力することを特徴とする請求項9記載のルックアップテーブル・カスケード論理回路。

【請求項11】 前記各入力変数を記憶する入力変数レジスタと、

前記入力変数レジスタから出力される入力変数のうちの一部を選択し、前記論 理関数メモリ又は前記接続回路若しくは前記フィードバック用接続回路に入力す る入力選択回路と、

を備えていることを特徴とする請求項1乃至10の何れか―に記載のルックアップテーブル・カスケード論理回路。

【請求項12】 前記入力選択回路は、シフタ回路により構成されていることを特徴とする請求項11に記載のルックアップテーブル・カスケード論理回路。

【請求項13】 前記入力選択回路は、前記各接続回路若しくはフィードバック用接続回路又は前記各論理関数メモリのそれぞれに対して設けられていることを特徴とする請求項11又は12に記載のルックアップテーブル・カスケード論理回路。

【請求項14】 前記各論理関数メモリは、前段又は最後段の前記論理関数メモリの出力の一部が、前記接続回路又はフィードバック用接続回路を介すことなく後段の前記論理関数メモリの入力の一部に接続されていることを特徴とする請求項1乃至13の何れか一に記載のルックアップテーブル・カスケード論理回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、プログラム可能な論理回路に係り、特に、目的論理関数を関数分解 して得られる分解関数を、逐次計算することにより、目的論理関数の演算を行う ルックアップテーブル・カスケード論理回路に関する。

[0002]

【従来の技術】

近年、論理回路の設計においては、マトリックス状に配列された複数の論理セルの内容と論理セル間の配線の接続とをメモリの書き換えによって変更することが可能なフィールド・プログラマブル・ゲートアレイ(Field Programmable Gate Array。以下、「FPGA」という。)が広く用いられるようになっている。FPGAは、プログラムに従ってソフトウェア的に演算を行うマイクロ・プロセッサ(以下、「MPU」という。)とは異なり、ハードウェア的に演算を行うことから、論理関数の演算実行速度が速いという特徴を有する。

[0003]

その一方、FPGAは、物理的な配線の引き回しをプログラムにより変更することから、配線遅延を考慮した設計が必要とされる。そのため、論理回路の設計に長時間を要する。また、各論理セル間の配線の引き回し方により配線遅延時間が変わる。そのため、設計時において論理回路の演算時間の予測が困難である。

[0004]

そこで、上記FPGAの欠点をカバーするプログラム可能な論理回路として、ルックアップテーブル・カスケード論理回路が提案されている(非特許文献 1, 2参照)。以下、ルックアップテーブル・カスケード論理回路について簡単に説明する。

[0005]

 ν)を Y_{i+1} で表す。以下、X,Yの変数の個数を|X|,|Y|のように表すこととし、特に、|X|=n、 $|X_i|=n_i$ 、 $|Y_i|=u_i$ と表記する。

[0006]

任意の目的論理関数fは、 n_0 =s(sは分解関数 f_0 の入力変数の数)、 n_i =s- u_i (0 <i<p-1)·, n_{p-1} =s- u_{p-1} -t(0 \le t \le s-2)となるように関数分解することが可能である。そこで、目的論理関数f ϵ_p -1個のs入力の分解関数 f_j (j \in $\{0, \cdots, p-2\}$)と1個のs-t入力の分解関数 f_{p-1} とに分解する。そして、各分解関数 f_k (k \in $\{0, \cdots, p-1\}$)を真理値表により表し、これをルックアップテーブルとする。

[0007]

図24において、p個のルックアップテーブルLUT $_0$ ~LUT $_{p-1}$ は、それぞれ、分解関数 $\{f_i; i=0, \cdots, p-1\}$ を真理値表により表現したものである。それぞれのルックアップテーブルLUT $_k$ は、s入力 u_{k+1} 出力の論理関数メモリを用いて実現することができる。このような論理関数メモリを、図24に示すようにカスケード接続することにより、ルックアップテーブル・カスケード論理回路が実現される。

[0008]

ルックアップテーブル・カスケード論理回路では、目的論理関数fの入出力変数の個数が大きい場合には、多数のルックアップテーブルをカスケード接続する必要があるため、最適化されたFPGAに比べれば演算速度は遅くなる場合もある。しかし、ルックアップテーブル・カスケード論理回路では、各分解関数の演算について、論理関数メモリを用いてハードウェア的に行うことから、MPUに比べると演算速度を高速化することができる。そして、ルックアップテーブルの段数によって、一義的に演算速度が定まることから、論理回路の設計時に目的論理関数の演算時間を予測することが容易である。また、互いに隣接する論理関数メモリ間でのみ配線を行えばよいことから、論理回路の設計時には配線遅延の影響を考慮する必要がなく、FPGAに比べると論理回路設計が格段に容易になる。

[0009]

【非特許文献1】

笹尾勤,松浦宗寛,井口幸洋, "多出力関数のカスケード実現と再構

成可能ハードウェアによる実現",電子情報通信学会FTS研究会,FTS2001-8,pp. 57-64,三重大学(2001-04).

【非特許文献2】

T. Sasao, M. Matsuura, and Y. Iguchi, "A cascade realization of multiple-output function for reconfigurable hardware," International W orkshop on Logic and Synthesis (IWLSO1), Lake Tahoe, CA, June 12-15, 200 1. pp. 225-230.

[0010]

【発明が解決しようとする課題】

しかしながら、実際に図24に示したようなルックアップテーブル・カスケード論理回路により目的論理関数の演算を行う場合には、目的論理関数を関数分解して得られる分解関数のルックアップテーブル間のレイル数(二つのルックアップテーブル間の線数(中間変数の数))や各ルックアップテーブルの入力変数の個数が目的論理関数により異なる。そのため、種々の目的論理関数をルックアップテーブル・カスケード論理回路で実現しようとした場合、入力変数の入力ラインの数及びレイル数が異なる種々のルックアップテーブル・カスケードが必要となり、実用性に欠ける。

[0011]

そこで、多様な目的論理関数に対応可能なルックアップテーブル・カスケード 論理回路とするために、各論理関数メモリの入力のビット数に余裕をもたせ、あ らかじめビット数を大きめにとっておくことが考えられる。しかし、論理関数メ モリのメモリ容量は、論理関数メモリの入力のビット数の増加に伴い増大する。 そして、使用されないメモリ領域が増大し、無駄が多くなる。また、メモリ容量 の増大に伴いメモリのレイアウト面積が増大するため、回路の高集積化が困難と なり、回路消費電力も大きくなる。

[0012]

また、目的論理関数の入力変数が多くなった場合、多数の分解関数に関数分解してルックアップテーブル・カスケードを構成する必要が生じる。しかし、分解関数の数が増加すると、多数の論理関数メモリを直接接続する必要が生じ、回路

面積が大きくなる。従って、ルックアップテーブル・カスケード論理回路の小型 化・高集積化が困難となる。

[0013]

そこで、本発明の目的は、目的論理関数に応じて、各論理関数メモリ間の入力 変数の入力ライン数とレイル数とを柔軟に変化させることが可能で、論理関数メ モリの入力数、延いては論理関数メモリのメモリ容量を必要最小限に抑えて設計 することが可能であり、また、分解関数の数に応じてルックアップテーブル・カ スケードの段数を柔軟に変化させることが可能なルックアップテーブル・カスケ ード論理回路を提供することにある。


[0014]

【課題を解決するための手段】

本発明に係るルックアップテーブル・カスケード論理回路の第1の構成は、複数の入力変数を有する目的論理関数を関数分解して得られる複数の分解関数を、逐次計算することにより、目的論理関数の演算を行うルックアップテーブル・カスケード論理回路であって、前記各分解関数をルックアップテーブルとして記憶する、直列に配列された複数の論理関数メモリと、前段の前記論理関数メモリの複数個の出力のうち、後段の前記論理関数メモリの複数個の入力に接続されるものの選択及び接続関係に関する接続情報を記憶する接続メモリと、前記接続メモリより出力される接続順序に従い、前段の前記論理関数メモリの出力と後段の前記論理関数メモリの入力とを選択的に接続する接続回路と、最後段の前記論理関数メモリの出力を最前段の前記論理関数メモリに選択的に入力するフィードバック回路とを備えていることを特徴とする。

[0015]

この構成によれば、目的関数の分解関数の真理値をルックアップテーブルとして論理関数メモリに記憶させておき、目的関数に応じて、各論理関数メモリの入出力の選択及び接続関係を接続メモリに記憶させておく。そして、接続メモリに記憶された選択及び接続関係に従って、接続回路によって前段の論理関数メモリと後段の論理関数メモリの入出力が接続される。これにより、目的関数に適合させて接続関係を自由に変更することができるため、論理回路をプログラマブルに



[0016]

また、フィードバック回路によって、最後段の論理関数メモリの出力は、最前段の論理関数メモリに選択的に入力することが可能である。従って、ルックアップテーブル・カスケード論理回路によって演算することが可能な論理関数の大きさの自由度が大きくなる。すなわち、目的関数の入力変数の数が各論理関数メモリの入力端子数の和よりも多い場合であっても、最後段の論理関数メモリの出力を最前段の論理関数メモリにフィードバックさせて、同じ論理関数メモリを重複して使用して分解関数の演算を行わせることができる。従って、分解関数の数に応じてルックアップテーブル・カスケードの段数を柔軟に変化させることが可能となる。そのため、設計自由度が大きくなる。

[0017]

更に、フィードバック回路を備えたことで、ルックアップテーブル・カスケードの段数を多くすることができるので、各段のルックアップテーブルの大きさは小さくすることができる。従って、各段の論理関数メモリは、メモリ容量の比較的小さいものを使用することができる。そのため、各論理関数メモリの消費電力は低く抑えることが可能である。更に、演算の流れに従って、一部の論理関数メモリのみがデータ読み出しの動作をする。そして、この動作を行うメモリのみが主として電力を消費する。従って、MPUやFPGAに比べ、低消費電力で動作させることが可能となる。また、データ読み出しの動作をしていないメモリは、低電力モードにするように構成すれば、更に消費電力の低減が可能となる。

[0018]

本発明に係るルックアップテーブル・カスケード論理回路の第2の構成は、前記第1の構成において、前記フィードバック回路は、最後段の前記論理関数メモリの複数個の出力のうち、最前段の前記論理関数メモリの複数個の入力に接続されるものの選択及び接続関係に関する接続情報を記憶するフィードバック用接続メモリと、最後段の前記論理関数メモリの出力を最前段の前記論理関数メモリの入力に選択的に接続するフィードバック用接続回路と、を備えていることを特徴とする。



この構成によれば、最後段の論理関数メモリの出力を最前段の論理関数メモリの入力にフィードバックさせる際に、最後段の論理関数メモリから出力される中間変数の選択及び最前段の論理関数メモリとの接続関係を、フィードバック用接続回路とフィードバック用接続メモリによってプログラマブルに設定することができる。従って、フィードバック後に最前段の論理関数メモリで演算を行う分解関数のルックアップテーブルの構成の自由度が高まる。また、フィードバックの際の最前段の論理関数メモリの入出力端子を有効に利用することが可能となるとともに、最前段の論理関数メモリのメモリ容量を効率よく活用することが可能となる。

[0020]

本発明に係るルックアップテーブル・カスケード論理回路の第3の構成は、前記第2の構成において、最後段の前記論理関数メモリの複数個の出力を一時的に記憶し、前記フィードバック用接続回路に出力する中間変数バッファを備えていることを特徴とする。

[0021]

この構成により、各論理関数メモリの演算をパイプライン処理によって行った場合に、発振することを防止できる。すなわち、最前段の論理関数メモリから最後段の論理関数メモリへ、順次非同期に演算処理を1ループだけ行った後、最後段の論理関数メモリから出力される中間変数の値を、一旦中間変数バッファに記憶する。そして、中間変数バッファの値が確定した時点で、次のループの演算処理を開始させる。これにより、各論理関数メモリに記憶された分解関数の形によらず、各論理関数メモリの出力が発振により不安定化することが防止される。

[0022]

本発明に係るルックアップテーブル・カスケード論理回路の第4の構成は、前記第1乃至3の何れか一の構成において、前記各論理関数メモリ並びに前記各接続メモリ及び前記フィードバック用接続メモリについて、当該論理関数メモリ又は接続メモリ若しくはフィードバック用接続メモリ内の入出力が可能なページを選択的に切り換えるページ切換手段を備えたことを特徴とする。

[0023]

この構成により、ページ切換手段によって論理関数メモリ又は接続メモリ若しくはフィードバック用接続メモリ内の入出力が可能なページを選択的に切り換えることで、1つの論理関数メモリで複数の種類の分解関数の演算を行うことが可能となる。

[0024]

本発明に係るルックアップテーブル・カスケード論理回路の第5の構成は、前記第1乃至4の何れか一の構成において、前記接続回路又はフィードバック用接続回路は、クロスバスイッチ、マルチプレクサ、若しくはシフタ回路により構成されていることを特徴とする。

[0025]

このように、接続回路をクロスバスイッチ、マルチプレクサ、若しくはシフタ 回路とすることで、簡単な回路により接続回路を実現することができる。

[0026]

特に、回路の演算速度の高速化が要求される場合には、接続回路としてクロスバスイッチを使用することが好ましい。1本の配線上の切換スイッチの個数が少なく、切換スイッチにおける遅延を極力減らすことが可能だからである。

[0027]

また、回路の特に小型化が要求される場合には、接続回路としてシフタ回路を使用することが好ましい。接続順序の自由度は少ないが、接続メモリに必要とされる、接続回路の接続切換を制御するための制御線の数を最小限とすることが可能となり、回路のレイアウト面積及び消費電力を小さくできるからである。

[0028]

本発明に係るルックアップテーブル・カスケード論理回路の第6の構成は、前記第1乃至3の何れか一の構成において、前記接続回路又はフィードバック用接続回路は、前段の前記論理関数メモリ又は最後段の前記論理関数メモリの出力を、論理関数の演算結果を出力する出力ラインに接続することが可能であることを特徴とする。

[0029]

この構成により、カスケード接続された論理関数メモリうちの任意のものから、その出力を取り出すことができる。従って、目的論理関数の分解関数の段数が少ない場合には、カスケードの途中の論理関数メモリの出力を出力変数として取り出すことで、演算処理を早期に終了させて演算速度を高速化することができる。

[0030]

本発明に係るルックアップテーブル・カスケード論理回路の第7の構成は、前記第6の構成において、前記各接続回路又はフィードバック用接続回路の前記出力ラインからの出力のうちの何れかを選択し出力する出力段選択回路を備えていることを特徴とする。

[0031]

この構成により、出力回路により、各接続回路の前記出力ラインからの出力又はフィードバック用接続回路の前記出力ラインからの出力のうち、目的論理関数の演算結果が出力されるものを選択して出力させることができる。

[0032]

本発明に係るルックアップテーブル・カスケード論理回路の第8の構成は、前記第7の構成において、前記出力段選択回路が選択した出力を、w入力1出力(w≥2)のマルチプレクサが多段にカスケード接続され、各段において、出力を取り出すことを可能とした回路を通して出力する出力ライン選択回路を備えていることを特徴とする。

[0033]

この構成により、出力段選択回路により選択された段の分解関数の出力変数を 出力ライン選択回路によって選択し、出力変数の個数を 1/2以下にして出力す ることが可能となる。すなわち、出力段選択回路により選択された段の分解関数 の出力変数の個数が、論理関数メモリの出力可能なラインの数の 1/2以下の場 合、入力変数のうちの一部のものの値に基づいて、出力ライン選択回路により、 更に分解関数の出力変数を選択することができる。すなわち、出力ライン選択回 路において更に論理演算を行うことができる。従って、各論理関数メモリに入力 する入力変数の個数を削減することができるため、論理関数メモリのメモリ使用 効率が向上する。また、ルックアップテーブル・カスケード論理回路全体で演算が可能な論理関数の入力変数の個数に関する制限数を広げることが可能となる。

[0034]

本発明に係るルックアップテーブル・カスケード論理回路の第9の構成は、前記第2乃至8の何れか一の構成において、前記接続メモリは、前段の前記論理関数メモリの複数個の出力及び前記入力変数の入力のうち、後段の前記論理関数メモリの複数個の入力に接続されるものの選択及び接続関係に関する接続情報を記憶するものであり、前記接続回路は、前記接続メモリより出力される接続順序に従い、前段の前記論理関数メモリの出力と後段の前記論理関数メモリの入力とを選択的に接続するものであり、前記フィードバック用接続メモリは、最後段の前記論理関数メモリの複数個の出力及び前記入力変数の入力のうち、最前段の前記論理関数メモリの複数個の入力に接続されるものの選択及び接続関係に関する接続情報を記憶するものであり、前記フィードバック用接続回路は、前記フィードバック用接続メモリより出力される接続順序に従い、最後段の前記論理関数メモリの出力と最前段の前記論理関数メモリの入力とを選択的に接続するものであることを特徴とする。

[0035]

この構成により、前段又は最終段の論理関数メモリから出力される中間変数の個数と、各段の論理関数メモリに入力する入力変数の個数とを、接続メモリ及び接続回路又はフィードバック用接続メモリ及びフィードバック用接続回路を用いて、各分解関数に適合させて変更することが可能となる。すなわち、各段の分解関数のルックアップテーブル間のレイル数(二つのルックアップテーブル間の線数(中間変数の数))が少ないときには、その分だけ入力変数の個数を増やすことができ、逆に各段の分解関数のルックアップテーブル間のレイル数が多いときには入力変数の個数を減らすことができる。従って、各論理関数メモリの限られた数の入力を有効に活用することができ、延いては、各論理関数メモリのメモリ容量を有効に活用することができる。

[0036]

本発明に係るルックアップテーブル・カスケード論理回路の第10の構成は、

前記第9の構成において、前記各論理関数メモリにおいては、その入力のうちの少なくとも1つには、前記接続回路を介すことなく前記入力変数を直接入力することを特徴とする。

[0037]

最初の段の論理関数メモリについては、総ての入力に対して入力変数が入力される。一方、最初の段以外の各論理関数メモリにおいては、その入力の一部には前段の論理関数メモリの出力が入力され、他の入力には、入力変数が入力される。しかしながら、最初の段以外の各論理関数メモリには、最低限1つの入力変数が入力される。従って、最初の段以外の各論理関数メモリの入力のうちの少なくとも1つに、接続回路を介すことなく入力変数を直接入力することにより、接続回路の入力ラインの数を減らすことができる。これにより、接続回路及び接続メモリの出力の配線数を減らすことができるため、回路を小型化することが可能となる。

[0038]

本発明に係るルックアップテーブル・カスケード論理回路の第11の構成は、前記第1乃至10の何れか一の構成において、前記各入力変数を記憶する入力変数レジスタと、前記入力変数レジスタから出力される入力変数のうちの一部を選択し、前記論理関数メモリ又は前記接続回路若しくは前記フィードバック用接続回路に入力する入力選択回路と、を備えていることを特徴とする。

[0039]

この構成によれば、入力選択回路は、入力変数レジスタに記憶された入力変数のうち、少なくとも実行中の分解関数の演算で使用される入力変数を含む変数を選択して出力する。従って、論理関数メモリ又は接続回路若しくはフィードバック用接続回路に入力される入力変数の個数を減らすことができる。そのため、接続回路及び接続メモリ並びにフィードバック用接続回路及びフィードバック用接続がよモリの出力の配線数を減らすことができるため、回路を小型化することが可能となる。

[0040]

本発明に係るルックアップテーブル・カスケード論理回路の第12の構成は、

前記第11の構成において、前記入力選択回路は、シフタ回路により構成されていることを特徴とする。

[0041]

この構成により、入力変数の選択は、入力選択回路であるシフタ回路と接続回路とにより行われる。すなわち、シフタ回路によって入力レジスタに記憶された入力変数のうち、先頭から k ビットだけシフトさせた入力変数から所定のビット分の入力変数が選択されて接続回路又は論理関数メモリに出力される。接続回路は、入力された入力変数のうち、必要なものを選択して論理関数メモリに入力する。従って、簡易な回路によって入力選択回路を構成することができる。また、入力選択回路における入力変数の選択も、入力変数のシフトビット数を指定するだけでよいため、入力選択回路の制御ラインが少なく、配線面積を減らすことができる。

[0042]

本発明に係るルックアップテーブル・カスケード論理回路の第13の構成は、 前記第11又は12の構成において、前記入力選択回路は、前記各接続回路若し くはフィードバック用接続回路又は前記各論理関数メモリのそれぞれに対して設 けられていることを特徴とする。

[0043]

この構成により、各接続回路及び各論理関数メモリに対して入力する入力変数を、各入力選択回路により個別に選択することができる。従って、各論理関数メモリの演算を同時に行うことが可能であり、各論理関数メモリで並行して演算処理を行うことが可能となる。

[0044]

本発明に係るルックアップテーブル・カスケード論理回路の第14の構成は、前記第1乃至13の何れか一の構成において、前記各論理関数メモリは、前段又は最後段の前記論理関数メモリの出力の一部が、前記接続回路又はフィードバック用接続回路を介すことなく後段の前記論理関数メモリの入力の一部に接続されていることを特徴とする。

[0045]

最初の段以外の各論理関数メモリにおいては、その入力の一部には前段の論理 関数メモリの出力が入力され、他の入力には、入力変数が入力される。しかしな がら、最初の段以外の各論理関数メモリには、最低1つは前段の論理関数メモリ の出力が入力される。従って、最初の段以外の各論理関数メモリの入力のうちの 一部を、接続回路を介すことなく前段の論理関数メモリの出力を直接入力するこ とにより、接続回路の入力ラインの数を減らすことができる。これにより、接続 回路及び接続メモリの素子数及び出力の配線数を減らすことができるため、回路 を小型化することが可能となる。

[0046]

【発明の実施の形態】

以下、本発明の一実施形態について、図面を参照しながら説明する。

[0047]

(実施形態1)

図1は本発明の実施形態1に係るルックアップテーブル・カスケード論理回路 の全体構成を表すブロック図である。

[0048]

本発明の実施形態 1 に係るルックアップテーブル・カスケード論理回路は、入力変数レジスタ 1、入力変数選択回路 $2-0\sim2-3$ 、入力選択メモリ $3-0\sim3-3$ 、論理関数メモリ $4-0\sim4-3$ 、接続回路 $5-0\sim5-3$ 、接続メモリ $6-0\sim6-3$ 、ページ選択メモリ $8-0\sim8-3$ 、及び演算制御部 1 0 を備えている。尚、本実施形態においては、各回路は共通のクロックによって同期して動作するものとする。

[0049]

入力変数レジスタ 1 は、ルックアップテーブル・カスケード論理回路によって演算を行う論理関数(目的論理関数) f(X)の演算に用いられるn個の入力変数 $X=(x_1,\dots,x_n)$ (但し、n \in 自然数)を記憶する。論理関数メモリ 4 - 0 \sim 4 - 3 は、目的論理関数fを関数分解して得られる分解関数 $\{f_i;\ i\in\{0,\ 1,\ 2,\ 3\}\}$ の真理値表を、ルックアップテーブルとして記憶する。尚、本実施形態においては、一例として、論理関数メモリ 4 - i $(i=0,\ 1,\ 2,\ 3)$ の段数を 4 段としてい

るが、一般にはこの段数は任意に設定することができる。これらの論理関数メモリ4-0~4-3は、直列に配列され、それぞれ接続回路5-1~5-3を介して直列に接続されている。

[0050]

また、論理関数メモリ4-3の出力側は、フィードバック用の接続回路·5-0を 介して論理関数メモリ4-0の入力側に接続されている。

[0051]

入力変数選択回路 $2-0\sim 2-3$ は、入力変数レジスタ 1 から出力されるn個の入力変数 $X=(x_1,\cdots,x_n)$ のうちから、それぞれ、各段の論理関数メモリ $4-0\sim 4-3$ に記憶された分解関数 $\{f_i;i\in\{0,1,2,3\}\}$ の真理値表の入力変数 X_i ($i\in\{0,1,2,3\}$) を選択し、接続回路 $5-0\sim 5-3$ へ出力する。入力選択メモリ $3-0\sim 3-3$ は、それぞれ、入力選択回路 $2-0\sim 2-3$ の入力変数の選択に関する情報(以下、「入力選択情報」という。)が記憶されている。入力変数選択回路 $2-0\sim 2-3$ は、各入力選択メモリ $3-0\sim 3-3$ から出力される入力選択信号に基づいて、入力変数の選択の切り換えを行う。

[0052]

各接続回路 5-i ($i \in \{1, 2, 3\}$) は、論理関数メモリ 4-(i-1) 及び入力選択回路 2-i より入力される、中間変数 Y_i 及び入力変数 X_i を、順序を変えて、後段の論理関数メモリ 4-i 及び外部出力ライン 7-i へ接続する。また、接続回路 5-0 は、論理関数メモリ 4-3 及び入力選択回路 2-0 より入力される、中間変数 Y_i 及び入力変数 X_i を、順序を変えて、後段の論理関数メモリ 4-0 及び外部出力ライン 7-0 へ接続する。各接続メモリ 6-i ($i \in \{0, 1, 2, 3\}$) は、各接続回路 5-i の接続関係に関する情報(以下、「接続情報」という。)を記憶している。接続回路 5-i は、接続メモリ 6-i から出力される接続情報信号に基づき、接続関係の切り換えを行う。

[0053]

各ページ選択メモリ8-i($i \in \{0, 1, 2, 3\}$)は、目的関数の演算段数に対応して、論理関数メモリ4-iに記憶されたルックアップテーブルのうちの使用するものが格納されているページ番号(以下、「ページ情報」という。)が記憶さ

れている。論理関数メモリ4-iは、ページ選択メモリ8-iが出力するページ番号に従ってページを設定する。

[0054]

演算制御部10は、ルックアップテーブル・カスケード論理回路全体の演算処理の制御を行う。

[0055]

図 2 は図 1 の入力変数選択回路 2 – i (i \in $\{0, 1, 2, 3\}$)の構成を表す回路図である。尚、この回路図は、動作原理を説明するために、簡略化して記載している。

[0056]

本実施形態の入力変数選択回路 2-i ($i \in \{0, 1, 2, 3\}$)は、図 2 のようなシフタ回路により構成されている。尚、図 2 では、説明の都合上、1 7 入力 8 出力の入力変数選択回路 2-i の例を示しているが、入出力の数は、これに限られるものではない。

[0057]

入力変数選択回路 2-i ($i \in \{0, 1, 2, 3\}$)の入力端子 $in(00) \sim in(16)$ は、入力変数レジスタ 1 の出力端子に接続されている。従って、入力端子 $in(00) \sim in(16)$ からは入力変数 $X=(x_1, \cdots, x_n)$ が入力される。また、入力変数選択回路 2-i ($i \in \{0, 1, 2, 3\}$)の出力端子 $out(00) \sim out(07)$ は、接続回路 5-i の入力側端子の一部に接続されている。

[0058]

入力変数選択回路 2-i ($i \in \{0, 1, 2, 3\}$)は、入力側から、8 ビットシフト回路 1 1-3、4 ビットシフト回路 1 1-2、2 ビットシフト回路 1 1-1、及び 1 ビットシフト回路 1 1-0 が直列に接続されている。これにより、入力変数選択回路 2-i ($i \in \{0, 1, 2, 3\}$)は、入力端子 $in(00) \sim in(16)$ の内容を $0 \sim 16$ ビットの範囲でシフトさせて、連続する8 ビット分を出力端子out $(00) \sim out$ (07) に出力させることができる。

[0059]

各シフト回路 1 1-0~1 1-3 には、それぞれ 1 ビットの制御ラインshf0~sh

f3が接続されている。制御ラインshf j (j \in $\{0, 1, 2, 3\}$) が $\{0, 0, 1, 2, 3\}$) か $\{0, 1, 2, 3\}$) か $\{0, 1, 2, 3\}$) が $\{0, 1, 2, 3\}$) の $\{0, 1, 2, 3\}$) の各制御ラインshf $\{0, 1, 2, 3\}$) の各制御ラインshf $\{0, 1, 2, 3\}$) の名制御ラインshf $\{0, 1, 2, 3\}$) の名制御ラインshf $\{0, 1, 2, 3\}$ の方読み出された 4 ビットのメモリの内容(すなわち、入力選択が報)が、選択制御信号としてそのまま制御ラインshf $\{0, 1, 2, 3\}$) における入力変数のシフト量が設定される。

[0060]

尚、図2では、簡略化のために省略しているが、シフタ回路11-0~11-3 内の各パストランジスタにより入力変数Xの信号振幅が減衰する。従って、入力 変数Xの信号振幅を補償するために、シフタ回路の数段ごとに増幅器(バッファ)を挿入しておくことが必要となる。

[0061]

図3は図1の論理関数メモリ4-i(i∈ 0, 1, 2, 3. 以下、符号4-0~4-3をまとめていう場合には、符号4で表す。)の構成を表すブロック図である。

[0062]

論理関数メモリ4は、その内部に、mページからなるメモリアレイ $FM_0 \sim FM_{m-1}$ を備えている。これらのメモリアレイには、分解関数 $f_i^{(j)}$ ($i \in \{0, 1, 2, 3\}$, $j \in \{0, \cdots, m-1\}$) の真理値表がルックアップテーブル $LUT^{(j)}$ として格納されている。

[0063]

尚、ここで、添字「(j)」($j \in \{0, \cdots, m-1\}$)は、論理関数メモリ4のjページ目を表す。本実施形態におけるルックアップテーブル・カスケード論理回路では、複数の分解関数 $\{f_i^{(j)}\}$ を、それぞれの論理関数メモリ4の第jページに記憶させておき、目的論理関数に応じて、又はループ回数に応じて、ページを切り換えて、目的論理関数を選択することが可能とされている。

[0064]

また、論理関数メモリ 4-i $(i \in \{0, 1, 2, 3\})$ は、ページデコーダ 15 及び

アドレスデコーダ16を備えている。ページデコーダ15は、ページ選択メモリ8-iから入力されるページ選択番号 $p(p_k)$ に基づいて、メモリアレイ FM_k のメモリアクセスを可能とする。アドレスデコーダ16は、接続回路から N_{in} ビットの入力ライン17を介して入力される変数 (X_i,Y_i) (i \in $\{0,1,2,3\}$. 但し、ルックアップテーブル・カスケードの1 段目の場合は、 Y_i = \emptyset 。)に基づき、メモリアレイ FM_k 内のメモリ内容を読み出すアドレスを選択する。この選択されたアドレスのメモリセルには、分解関数 f_k (j) の真理値 f_k (j) (X_k,Y_k) が格納されている。メモリアレイ FM_k は、ページデコーダ15 及びアドレスデコーダ16 により、メモリセル内のアドレスが指定されると、当該メモリセル内に記憶されているデータを、中間変数 Y_{k+1} = $(y_{k+1,1},\cdots,y_{k+1,|Y_{k+1}|})$ として出力ライン 18 に出力する。

[0065]

図 4 は図 1 の接続回路 5-i ($i \in \{0, 1, 2, 3\}$. 以下、符号 $5-0 \sim 5-3$ をまとめていう場合には、符号 5 で表す。)の周辺の回路ブロック図である。尚、この回路図は、動作原理を説明するために、簡略化して記載している。

[0066]

本実施形態における接続回路 5 は、入力ライン $i_0\sim i_{15}$ からの入力信号を循環的に任意のビット数だけシフトさせて出力ライン $o_1\sim o_{15}$ に出力するシフタ回路により構成されている。尚、図 4 においては、説明の都合上、一例として、1 6 ビット入力 1 6 ビット出力の接続回路を記載しているが、入出力のビット数は、特にこれに限定されない。

[0067]

接続回路 5 は、入力ライン i_0 ~ i_{15} の側から、8 ビットシフタ回路 2 0-3、4 ビットシフタ回路 2 0-2、2 ビットシフタ回路 2 0-1、1 ビットシフタ回路 2 0-0 が直列に接続された構成とされている。各シフタ回路 2 0-i ($i \in \{0, 1, 2, 3\}$) のオン/オフは、接続メモリ 6 (符号 6-0~6-3 をまとめて符号 6 で表す。以下同じ。)の出力に接続された制御ライン s_j ($j \in \{0, 1, 2, 3\}$) により制御される。

[0068]

接続回路 5-k ($k \in \{1, 2, 3\}$) の入力ライン $i_0 \sim i_{15}$ のうち、 $i_0 \sim i_7$ は前段の論理関数メモリ 4-(k-1) の出力側に接続されており、 $i_8 \sim i_{15}$ は入力変数選択回路 2-k の出力側に接続されている。また、接続回路 5-0 の入力ライン $i_0 \sim i_{15}$ のうち、 $i_0 \sim i_7$ は前段の論理関数メモリ 4-3 の出力側に接続されており、 $i_8 \sim i_{15}$ は入力変数選択回路 2-0 の出力側に接続されている。

[0069]

一方、接続回路 5-k ($k \in \{0, 1, 2, 3\}$) の出力ライン $00 \sim 015$ のうち、 $00 \sim 07$ は、後段の論理関数メモリ 4-k の入力側に接続されており、 $08 \sim 015$ は外部出力ライン 7-k となっている。

[0070]

各シフタ回路 $20-0\sim 20-3$ の接続関係のシフトがないときには、入力ライン $i_0\sim i_{15}$ は、それぞれ出力ライン $o_0\sim o_{15}$ に接続される。これにより、前段の論理関数メモリ 4-(k-1) の出力である中間変数 Y_k は、総て後段の論理関数メモリ 4-k に入力される。

[0071]

一方、シフタ回路 20-3 のみが接続関係を 8 ビットシフトさせた場合には、入力ライン i_0 ~ i_7 が、それぞれ、出力ライン o_8 ~ o_{15} に接続され、入力ライン i_8 ~ i_{15} が、それぞれ、出力ライン o_0 ~ o_7 に接続される。これにより、前段の論理関数メモリ 4-(k-1) の出力である中間変数 Y_k は、総て外部出力ライン 7-k に出力される。また、入力変数選択回路 2-k から出力される入力変数 X_k は、総て後段の論理関数メモリ 4-k に入力される。

[0072]

また、各シフタ回路 $20-0\sim 20-2$ により、接続関係をjビット($1\leq j\leq 7$) だけシフトさせた場合には、入力ライン $i_{8+j}\sim i_{15}$, $i_0\sim i_{j-1}$ が、それぞれ、出力ライン $08\sim 015$ に接続され、入力ライン $i_j\sim i_{7+j}$ が、それぞれ、出力ライン $00\sim 07$ に接続される。これにより、入力ライン $i_8\sim i_{7+j}$ に入力されるj ビットの入力変数 X_k が、後段の論理関数メモリ 4-k に入力されるとともに、入力ライン $i_j\sim i_7$ に入力される 8-j ビットの中間変数 Y_k が後段の論理関数メモリ 4-k に入力される。従って、後段の論理関数メモリ 4-k に入力する入力変数 X_k の変数の個

数 $|X_k|=n_k$ と、後段の論理関数メモリ4-kに入力する中間変数 Y_k の変数の個数 $|Y_k|=u_k$ とを、 $s=n_k+u_k=8$ の条件下で自由に変更することが可能となっている。

[0073]

図5は図1の接続メモリ6の構成を表すプロック図である。

接続メモリ 6-i ($i \in \{0, 1, 2, 3\}$) の内部には、m個のメモリアレイ CM_0 ~ CM_{m-1} が備えられている。各メモリアレイ CM_0 ~ CM_{m-1} には、接続回路 5-i の各シフタ回路 2 $0-(N_{c}-1)$ ~2 0-0 (ここで、 N_{c} は接続回路におけるシフタ回路の段数を表し、図 4 では N_{c} =4である。)のオン/オフ情報を表す接続情報($s_{N_{c}-1}$ (j), …, s_{0} (j)) ($j \in \{0, ..., m-1\}$) が記憶されている。尚、ここで、添字「(j)」($j \in \{0, ..., m-1\}$)は、j ページ目に格納された接続情報であることを表す。

[0074]

これらのメモリアレイ $CM_0 \sim CM_{m-1}$ の N_c ビットの出力ライン $s_0 \sim s_{Nc-1}$ は、接続回路 5-i の各シフタ回路 2 $0-0 \sim 2$ $0-(N_c-1)$ の制御ラインとなっている

[0075]

また、各接続メモリ6の内部には、ページデコーダ21が設けられている。ページデコーダ21は、演算制御部10から入力されるページ選択番号pkに従って、k番目のメモリアレイ CM_k を選択する。ページデコーダ21により選択されたメモリアレイ CM_k は、 N_c ビットの接続情報 $(s_{Nc-1}^{(k)}, ..., s_0^{(k)})$ からなる接続制御信号を接続回路5に出力する。

[0076]

図6は図1の演算制御部10の構成を表すブロック図である。

演算制御部10は、演算ステップレジスタ31、ステップカウンタ32、ページカウンタ34、及び出力コントローラ35を備えた構成からなる。

[0077]

演算ステップレジスタ31には、目的関数を関数分解した後の分解関数の数である演算ステップ数が格納される。ステップカウンタ32は、現在演算が行われている分解関数の段数をカウントする。このステップカウンタ32には、演算ステップレジスタ31に格納された値が設定され、演算処理が1段進行するのに応

じて、内部に格納された値を1づつ減じていくダウンカウンタによって構成されている。ステップカウンタ32は、そのカウント値iが0となったときに、終了信号ENDを出力する。また、ステップカウンタ32は、外部からリセット信号resetが入力されたとき、カウント値を演算ステップレジスタ31に格納された値に設定する。

[0078]

ページカウンタ34は、入力選択メモリ3、接続メモリ6、及びページ選択メモリ8が出力するデータが格納されている各メモリのページ番号をカウントし、そのカウント値kをカウント信号pkとして出力する。ページカウンタ34は、アップカウンタであり、出力コントローラ35から出力されるチップ・イネーブル信号CE3の立ち下がりを検出したときに、カウント値kを1だけ増加させる。尚、ページカウンタ34は、リセット信号resetが入力されたとき、又はステップカウンタ32から終了信号ENDが入力されたときに、カウント値kを0にリセットする。

[0079]

出力コントローラ35は、各々の論理関数メモリ $4-0\sim4-3$ に対して、チップ・イネーブル信号 $CE_0\sim CE_3$ 、及びアドレス・ストローブ信号 $ADSP_0\sim ADSP_3$ を出力することで、論理関数メモリ $4-0\sim4-3$ の出力制御を行う。

[0080]

尚、チップ・イネーブル信号 CE_i は、i段目の論理関数メモリ4-iを活性化する信号であり、チップ・イネーブル信号 CE_i が"1"(真値)となった(アサートされた)ときに、論理関数メモリ4-iが外部からの入力信号の受け付け及びデータの出力を行うことが可能となる。アドレス・ストロープ信号 $ADSP_i$ は、論理関数メモリ4-iに対して、入力されたアドレスのラッチを制御するための信号である。論理関数メモリ4-iは、クロックエッジでアドレス・ストローブ信号 $ADSP_i$ が"1"(真値)となっている(アサートされている)ときに、入力ライン $i(00)\sim i(07)$ に入力されているデータを、内部のアドレスレジスタに設定する。また、アドレス・ストローブ信号 $ADSP_i$ が"1"から"0"(偽値)に遷移すると、内部のアドレスレジスタに設定されているアドレス値をラッチする。尚

、チップ・イネーブル信号 CE_i が"0"(偽値)とされた状態では、ADSP $_i$ が"1"となっても、入力ライン $_i$ (00) \sim $_i$ (07)に入力されているデータはラッチされない。

[0081]

図7は図6の出力コントローラ35の内部構成を表すブロック図である。

[0082]

出力コントローラ35は、4つのフリップ・フロップ(以下、「FF」という。) $41\sim44$ からなるジョンソンカウンタ50、4つのAND回路 $45\sim48$ 、及 700のR回路49によって構成されている。

[0083]

FF41~44のクロック端子Cには、共通のクロック信号clockが入力されている。また、FF41,42,43,44の出力 Q_0 , Q_1 , Q_2 ,NOT(Q_3)は、それぞれ、FF42,43,44,41のデータ入力 D_1 , D_2 , D_3 , D_0 に接続されている。また、OR回路49は、リセット信号reset及び終了信号ENDの論理和のリセット信号reset'を出力する。FF41~44のリセット端子rstには、リセット信号reset'が入力されている。

[0084]

このように構成することにより、ジョンソンカウンタ 50 の出力(Q_0 , Q_1 , Q_2 , Q_3)の状態は、クロック信号clockが立ち上がるごとに、

(0, 0, 0, 0)

- \rightarrow (1, 0, 0, 0)
- \rightarrow (1, 1, 0, 0)
- \rightarrow (1, 1, 1, 0)
- \rightarrow (1, 1, 1, 1)
- \rightarrow (0, 1, 1, 1)
- \rightarrow (0, 0, 1, 1)
- \rightarrow (0, 0, 0, 1)
- \rightarrow (0, 0, 0, 0)

のようにサイクリックに遷移する。すなわち、各クロックごとに、1ビット右に

シフトして、最上位のビット (Q_3) を反転して、最下位のビット (Q_0) とするという動作を繰り返す。

[0085]

FF 4 1 、4 3 の出力 Q_0 、 Q_2 が、それぞれ、チップ・イネーブル信号 CE_0 、 CE_1 として出力される。また、FF 4 1 、4 3 の出力 $NOT(Q_0)$ 、 $NOT(Q_2)$ が、それぞれ、チップ・イネーブル信号 CE_2 、 CE_3 として出力される。ここで、 $NOT(Q_i)$ は、出力 Q_i の反転出力である。

[0086]

また、AND回路 4 5 は、FF 4 1 \sim 4 4 の出力 Q_0 ,NOT (Q_1) ,NOT (Q_2) ,NOT (Q_3) の論理積をアドレス・ストローブ信号ADSP $_0$ として出力する。AND回路 4 6 は、FF 4 1 \sim 4 4 の出力 Q_0 , Q_1 , Q_2 ,NOT (Q_3) の論理積をアドレス・ストローブ信号ADSP $_1$ として出力する。AND回路 4 7 は、FF 4 1 \sim 4 4 の出力NOT (Q_0) , Q_1 , Q_2 , Q_3 の論理積をアドレス・ストローブ信号ADSP $_2$ として出力する。AND回路 4 8 は、FF 4 1 \sim 4 4 の出力NOT (Q_0) ,NOT (Q_1) ,NOT (Q_2) , Q_3 の論理積をアドレス・ストローブ信号ADSP $_3$ として出力する。

[0087]

尚、論理関数メモリ4-0~4-3は、チップ・イネーブル信号CE₀~CE₃が"0"とされた状態においては、低消費電力モードになるものとする。これにより、演算に使用されない論理関数メモリ4の消費電力が低減され、ルックアップテーブル・カスケード回路全体を、より低消費電力化することができる。

[0088]

以上のように構成された本実施形態に係るルックアップテーブル・カスケード 論理回路において、以下その動作について説明する。

[0089]

図8は実施形態1に係るルックアップテーブル・カスケード論理回路の動作を表すフローチャート、図9は実施形態1に係るルックアップテーブル・カスケード論理回路の動作時における各信号の変化を表すタイミング図である。

[0090]

最初に、演算を行おうとする目的論理関数f(X)を関数分解した分解関数 $\{f_0, \cdots$

 $\{f_{p-1}\}$ $(1 \leq p)$ の真理値表を、ルックアップテープルとして各論理関数メモリ $\{f_{p-1}\}$ $-0 \sim 4$ -3 に書き込んでおく。ここで、分解関数 $f_{4k} \sim f_{4k+3}$ $(k=0, \cdots, \lceil (p-1)/4 \rceil$)のルックアップテーブルは、論理関数メモリ4-0~4-3の第kページに書き 込まれる。尚、同一の論理関数メモリ4において、異なるページに同一のルック アップテーブルが書き込まれることとなる場合には、複数ページに同一のルック アップテーブルを書き込むことはせず、1つのルックアップテーブルのみを書き 込むようにする(以下、これを「書込縮約」という)。メモリ容量を節約するた めである。また、入力選択メモリ $3-0\sim3-3$ 及び各接続メモリ $6-1\sim6-3$ に は、第0ページから順に上記各分解関数 $\{f_0, \cdots, f_{p-1}\}$ に対応した入力選択情報及 び接続情報を書き込んでおく。また、ページ選択メモリ8-i ($i \in \{0, 1, 2, 3\}$)には、分解関数 f_{4k+i} $(k=0,\cdots,[(p-1)/4])$ に対応するルックアップテーブル が記憶されている論理関数メモリ 4-i のページ数p(4k+i)を、第[(k-1)/4]ペー ジに格納する。尚、各メモリへの書き込み機能については、図1では図示してい ないが、通常のメモリの書き込み方法により行われる。更に、演算制御部10の 演算ステップレジスタ31には、分解関数の全段数pを書き込んでおく。尚、以 下では、p>4であるものとして説明する。

[0091]

以上の書き込みがされた状態において、まず、時間区間 T_0 において、演算制御部10は、外部から入力されるリセット信号resetによって、ステップカウンタ32、ページカウンタ34のカウント値i, kがそれぞれリセットされる(S1)。このとき、ステップカウンタ32のカウント値iは、演算ステップレジスタ31内に記憶された値pに初期化され、ページカウンタ34のカウント値kは0に初期化される。また、当該リセット信号resetにより、演算制御部10内の出力コントローラ35のFF41~44がリセットされる(S2)。

[0092]

このとき、 $FF41 \sim 44$ からなるジョンソンカウンタ50は、出力値として、 $(Q_0,Q_1,Q_2,Q_3)=(0,0,0,0)$, $(NOT(Q_0),NOT(Q_1),NOT(Q_2),NOT(Q_3))=(1,1,1)$ を出力する。従って、出力コントローラ35は、各論理関数メモリ4-0,4-1,4-2,4-3に対して、チップ・イネーブル信号 CE_0 , CE_1 , CE_2 , CE_1

3として、それぞれ0, 0, 1, 1を出力する。また、ページカウンタ34は、カウント信号pkとして0を、入力選択メモリ3-0~3-3、接続メモリ6-0~6-3、及びページ選択メモリ8-0~8-3に対して出力する(S3)。

[0093]

これにより、入力選択メモリ 3-i ($i \in \{0, 1, 2, 3\}$) は、第 0 ページに格納された入力選択情報を、入力変数選択回路 2-i の制御ラインshf0~shf3に出力する。入力変数選択回路 2-i は、制御ラインshf0~shf3に入力された入力選択情報に従って、入力端子in(00)~in(16)の一部を出力端子out(00)~out(07)と電気的に接続する。

[0094]

また、接続メモリ6-i(i \in $\{0, 1, 2, 3\}$)は、第0ページに格納された接続情報($s_{Nc-1}^{(0)}$,…, $s_0^{(0)}$)を接続回路5-iに出力する。これにより、接続回路5-iは、各制御ラインより入力される接続情報($s_3^{(0)}$,…, $s_0^{(0)}$)に従って、入力ラインi s_{15} と出力ライン s_{0} 0%とを接続する。

[0095]

更に、ページ選択メモリ8-i ($i \in \{0, 1, 2, 3\}$) は、第0ページに格納されたページ情報p(0)を論理関数メモリ4-i のページデコーダ13に出力する。これにより、論理関数メモリ4-i は、第p(0)ページが選択され得る状態となる。

[0096]

そして、入力変数レジスタ1は、各入力変数選択回路 $2-0\sim 2-3$ に対して、入力変数の出力を開始する(S 4)。これにより、接続回路 $5-0\sim 5-3$ には、それぞれ、入力変数 X_0 , X_1 , X_2 , X_3 が出力される。接続回路 5-i (i=0, 1, 2, 3) に入力された入力変数 X_0 , X_1 , X_2 , X_3 は、設定された接続順序に従って、論理関数メモリ 4-i の入力側に出力される。

[0097]

続いて、時間区間 T_1 において、次のクロック信号clockの立ち上がりで、ジョンソン・カウンタ50の出力(Q_0,Q_1,Q_2,Q_3)は、(1,0,0,0)に変化する。これにより、 CE_0 が"1"となり、論理関数メモリ4-0がアクセス可能な状態となるとともに、 CE_2 は"0"となる。従って、論理関数メモリ4-0から、データ D_0 が

出力され始める(S5)。

[0098]

また、これとほぼ同時に、AND回路 450出力であるADSP $_0$ が"1"となる。ADSP $_0$ が"1"となると、論理関数メモリ $_4$ -0は、接続回路 $_5$ -0から入力される入力変数 $_5$ 0に基づいて、その内部のアドレスレジスタが制定される($_5$ 6)。そして、論理関数メモリ $_4$ -0は、第 $_5$ 0ページ内の制定されたアドレスに対応するルックアップテーブルの値(中間変数 $_4$ 1 $_4$ 1に出力し始める。接続回路 $_5$ -1に出力された中間変数 $_4$ 1 $_4$ 1に入力される。また、場合によっては、中間変数 $_4$ 1 $_4$ 1に入力される。また、場合によっては、中間変数 $_4$ 1 $_4$ 1に入力される。また、場合によっては、中間変数 $_4$ 1 $_4$ 1の一部は、外部出力ライン $_5$ 1へと伝達される。

[0099]

時間区間 T_2 において、 $ADSP_0$ が"1"となってから次のクロック信号clockが立ち上がったときに、ジョンソン・カウンタ 50の出力(Q_0 , Q_1 , Q_2 , Q_3)は、(1,1,0,0)に変化する。これにより、 $ADSP_0$ は"0"となる(S7)。これにより、 $ADSP_0$ は"0"となる(S7)。これにより、 $ADSP_0$ は"0"となる(S7)。これにより、 $ADSP_0$ は"1"にラッチされている。

[0100]

次いで、時間区間 T_3 において、次のクロック信号clockの立ち上がりで、ステップカウンタ32は、カウント値 i をデクリメントする(S8)。また、このとき、ジョンソン・カウンタ50の値は $(Q_0,Q_1,Q_2,Q_3)=(1,1,1,0)$ となる。

[0101]

ここで、ステップカウンタ32のカウント値 i が0でない場合において(S9)、出力 Q_2 の値が1に遷移すると、 CE_1 が"1"となるとともに、 CE_3 が"0"となる。それに伴って、論理関数メモリ4-1の出力ラインから出力データ D_1 が出力され始める(S10)。

[0102]

また、これとほぼ同時に、AND回路 460 の出力である $ADSP_1$ が"1"となる(S 11)。これにより、論理関数メモリ 4-1 は、接続回路 5-1 を介して前段の論理関数メモリ 4-0 から入力される中間変数と新たな入力変数とに基づいてアド

レスが制定される。このアドレスの制定に伴って、論理関数メモリ 4-1 の出力データ D_1 が変化し、第pkページ内の制定されたアドレスに対応するルックアップテーブルの値(中間変数 $Y_{4k+(p-i)}$)が、接続回路 5-2 に出力され始める。

[0103]

そして、時間区間 T_4 において、次のクロック信号clockの立ち上がりで、ジョンソン・カウンタ50の値は(Q_0 , Q_1 , Q_2 , Q_3)=(1,1,1,1)となる。これにより、AND 回路46の出力である $ADSP_1$ が"0"となり、論理関数メモリ4-1の出力データ D_1 が、中間変数 Y_{4k+} (p-i)に確定する(S12)。接続回路5-2に出力された中間変数 Y_{4k+} (p-i)は、設定された接続関係に従って、論理関数メモリ4-2に入力される。また、場合によっては、中間変数 Y_{4k+} (p-i)の一部は、外部出力ライン7-2へと伝達される。

[0104]

次いで、時間区間 T_5 において、次のクロック信号clockの立ち上がりで、ステップカウンタ32は、カウント値 i をデクリメントする(S 13)。また、このとき、ジョンソン・カウンタ50の値は $(Q_0,Q_1,Q_2,Q_3)=(0,1,1,1)$ となる。

[0105]

ここで、ステップカウンタ32のカウント値iが0でない場合(S14)、出力 Q_0 の値が0に遷移すると、 CE_2 が"1"となるとともに、 CE_0 は"0"となる。それに伴って、論理関数メモリ4-0の出力が停止するとともに、論理関数メモリ4-2の出力ラインから出力データ D_2 が出力され始める(S15)。

[0106]

また、これとほぼ同時に、AND回路 470出力であるADSP $_2$ が"1"となる(S 16)。これにより、論理関数メモリ 4-2 は、接続回路 5-2 を介して前段の論理関数メモリ 4-1 から入力される中間変数と新たな入力変数とに基づいてアドレスが制定される。このアドレスの制定に伴って、論理関数メモリ 4-2 の出力データ D_2 が変化し、第pkページ内の制定されたアドレスに対応するルックアップテーブルの値(中間変数 $Y_{4k+(p-i)}$)が、接続回路 5-3 に出力され始める。

[0107]

そして、時間区間T6において、次のクロック信号clockの立ち上がりで、ジョ

ンソン・カウンタ50の値は $(Q_0,Q_1,Q_2,Q_3)=(0,0,1,1)$ となる。これにより、AND 回路47の出力である $ADSP_2$ が"0"となり、論理関数メモリ4-2の出力データ D_2 が、中間変数 $Y_{4k+}(p_{-i})$ に確定する(S17)。接続回路5-3に出力された中間変数 $Y_{4k+}(p_{-i})$ は、設定された接続関係に従って、論理関数メモリ4-3に入力される。また、場合によっては、中間変数 $Y_{4k+}(p_{-i})$ の一部は、外部出力ライン7-3へと伝達される。

[0108]

次いで、時間区間 T_7 において、次のクロック信号clockの立ち上がりで、ステップカウンタ32は、カウント値 i をデクリメントする(S 18)。また、このとき、ジョンソン・カウンタ50の値は(Q_0 , Q_1 , Q_2 , Q_3)=(0,0,0,1)となる。

[0109]

ここで、ステップカウンタ32のカウント値 i が 0 でない場合において(S19)、出力 Q_2 の値が 0 に遷移すると、 CE_3 が"1"となるとともに、 CE_1 は"0"となる。それに伴って、論理関数メモリ4-1の出力が停止するとともに、論理関数メモリ4-3の出力ラインから出力データ D_3 が出力され始める(S20)。

[0110]

また、これとほぼ同時に、AND回路 480 出力であるADSP $_3$ が"1"となる(S 21)。これにより、論理関数メモリ 4-3 は、接続回路 5-3 を介して前段の論理関数メモリ 4-2 から入力される中間変数と新たな入力変数とに基づいてアドレスが制定される。このアドレスの制定に伴って、論理関数メモリ 4-3 の出力データ D_3 が変化し、第pkページ内の制定されたアドレスに対応するルックアップテーブルの値(中間変数 $Y_{4k+(p-i)}$)が、接続回路 5-0 に出力され始める。

[0111]

そして、時間区間 T_0 において、次のクロック信号clockの立ち上がりで、ジョンソン・カウンタ50の値は $(Q_0,Q_1,Q_2,Q_3)=(0,0,0,0)$ となる。これにより、AND 回路 480出力である $ADSP_3$ が"0"となり、論理関数メモリ4-30出力データ D_3 が、中間変数 $Y_{4k+}(p-i)$ に確定する(S22)。接続回路 5-0 に出力された中間変数 $Y_{4k+}(p-i)$ は、設定された接続関係に従って、論理関数メモリ4-0 に入力される。また、場合によっては、中間変数 $Y_{4k+}(p-i)$ の一部は、外部出力ライン



7-0へと伝達される。

[0112]

このとき、ページカウンタ34は、カウント値kをインクリメントする(S23)。これにより、カウント信号pkの値が1だけ増加し、入力選択メモリ3-0~3-3、接続メモリ $6-0\sim6-3$ 、及びページ選択メモリ $8-0\sim8-3$ の選択されるページが切り替わる。これに伴って、入力変数選択回路 $2-0\sim2-3$ 及び接続回路 $5-0\sim5-3$ の接続関係も切り替わる。尚、ページ選択メモリ $8-0\sim8-3$ の選択されるページが切り替わった場合であっても、各論理関数メモリは、チップ・イネーブル信号 CE_i 及びアドレス・ストローブ信号 $ADSP_i$ が"1"となってアドレスを受け付ける状態とならない限りにおいては、ページが切り替わることはない、

[0113]

次いで、時間間隔 T_1 において、次のクロック信号clockの立ち上がりで、ステップカウンタ32は、カウント値 iをデクリメントする(S24)。また、このとき、ジョンソン・カウンタ50の出力 Q_0 の値が1となる。

ここで、ステップカウンタ32のカウント値 i が 0 でない場合には(S25) 、再びステップS5の動作に戻る。

[0114]

上記ステップS9, S14, S19, S25において、ステップカウンタ32 のカウント値 i が 0 であった場合は、ステップカウンタ32は終了信号ENDを出力する。これにより、演算制御部10は演算動作を停止し、演算が終了する。

[0115]

以上のように、演算処理は、前段から後段に向かって直列処理により行われる。そして、最後段の論理関数メモリ4-3における演算処理が終了した時点で、まだ総ての分解関数の演算が終了していない場合には、論理関数メモリ4-3から出力される中間変数を再び最前段の論理関数メモリにフィードバックして、演算処理を繰り返す。そして、目的関数fの演算結果は、各外部出力ライン7-1~7-4より取り出される。

[0116]

尚、本実施形態では接続回路 $5-1\sim5-3$ として、図 4 のシフタ回路を使用したが、接続回路 $5-1\sim5-3$ としては、図 1 0 に示したクロスバスイッチ 5-i や図 1 1 に示したマルチプレクサ 5-i "を使用することも可能である。特に、クロスバスイッチ 5-i "は、シフタ回路に比べると切換制御ラインの数が多くなり回路が大きくなるという欠点はあるが、信号が通過するパストランジスタの段数を減らすことができるため、演算速度の高速化が可能となる。

[0117]

次に、上記動作をより分かりやすく説明するため、具体的な例を用いてルック アップテーブル・カスケード論理回路の具体的な動作を説明する。

[0118]

(例) 加算回路

ここでは、簡単な例として、二つの2 n ビット ($n \ge 5$) の二進数 $A=(a_{2n-1},a_{2n-2},\cdots,a_1,a_0)$, $B=(b_{2n-1},b_{2n-2},\cdots,b_1,b_0)$ の加算を行う加算器を、上記ルックアップテーブル・カスケード論理回路によって実行する例を説明する。尚、下位からの桁上げ(キャリー)入力ビットとして c_{in} も考慮して、以下のような演算を行う加算器を考える。

【数1】

ここで、桁上げ入力ビットcinとは、2nビット以上の大きな数の加算を行う場合に、加算器を直列につなげて使用する際に、下位の加算器からの桁上げを表すビットである。桁上げ出力ビットcoutも、同様に、上位の加算器に出力する桁上げを表すビットである。

[0119]

尚、この例においては、入力変数選択回路 $2-0\sim 2-3$ は、図 2 と同様に、1o g_{2x} ($1og_{2x}$ が整数でないときは、 $1og_{2x}$ を切り上げた数) 段のシフタが直列接続された、x 入力 8 出力のシフタ回路で構成されているものとし、 $2n+1 \le x$ である

ものとする。

[0120]

このような二つの2 n ビットの二進数A, Bの加算を行う論理関数をf=f(X) (X=(A,B)) とすると、論理関数fは図1 2 により表される。この関数は、図1 3 のように、2 n 個の分解関数 $\{g_0, g_1, \cdots, g_{2n-1}\}$ に関数分解することが可能である。ここで、各分解関数は、(数2)又は(数3)のような論理式で表される。

【数2】

$$g_0 = [c_{out}^{(0)}, S_0]$$

= $[a_0b_0 \lor a_0c_{in} \lor b_0c_{in}, \ a_0 \oplus b_0 \oplus c_{in}]$

【数3】

$$g_{i} = [c_{out}^{(i)}, S_{i}]$$

$$= [a_{i}b_{i} \vee a_{i}c_{out}^{(i-1)} \vee b_{i}c_{out}^{(i-1)}, \ a_{i} \oplus b_{i} \oplus c_{out}^{(i-1)}]$$

$$(i = 1, 2, \dots, 2n - 1)$$

すなわち、各分解関数は、2つの入力変数 a_i , b_i 及び桁上げを表す中間変数 c_{out} (i-1)の2を法とする和 S_i 及び桁上げの中間変数 c_{out} (i) を出力する論理関数となっている。

[0121]

これを、図1のような4つの論理関数メモリ4-0~4-3からなるルックアップテーブル・カスケード論理回路で実現する場合には、図14に示したように、分解関数 $\{g_0, g_1, \cdots, g_{2n-1}\}$ を、n個の分解関数組 $\{g_0, g_1\}$, $\{g_2, g_3\}$, \cdots , $\{g_{2n-2}, g_{2n-1}\}$ に分ける。そして、図15に示したように、各々の分解関数組を1つにまとめてn個の分解関数 f_0 , f_1 , \cdots , f_{n-1} で表す。ここで、各分解関数は、(数4)又は(数5)のような論理式で表される3変数入力3変数出力論理関数である。

【数4】

$$f_0 = [c_{out}^{(0)}, S_1, S_0]$$

$$= [a_1b_1 \lor (a_1 \lor b_1)(a_0b_0 \lor a_0c_{in} \lor b_0c_{in}),$$

$$a_1 \oplus b_1 \oplus (a_0b_0 \lor a_0c_{in} \lor b_0c_{in}), a_0 \oplus b_0 \oplus c_{in}]$$

【数5】

$$f_{i} = [c_{out}^{(i)}, S_{2i+1}, S_{2i}]$$

$$= [a_{2i+1}b_{2i+1} \lor (a_{2i+1} \lor b_{2i+1})(a_{2i}b_{2i} \lor a_{2i}c_{out}^{(i-1)} \lor b_{2i}c_{out}^{(i-1)}),$$

$$a_{2i+1} \oplus b_{2i+1} \oplus (a_{2i}b_{2i} \lor a_{2i}c_{out}^{(i-1)} \lor b_{2i}c_{out}^{(i-1)}), \ a_{2i} \oplus b_{2i} \oplus c_{out}^{(i-1)}]$$

$$(i = 1, 2, \dots, n-1)$$

各々の分解関数 f_i の真理値表は、図16(a)のようになる。そこで、図16(b)の真理値表を、論理関数メモリ4-0の第1ページに記憶させ、図16(c)の真理値表(ルックアップテーブル)を論理関数メモリ $4-0\sim 4-3$ の第0ページに記憶させる。ここで、それぞれ、 S_{2i} , S_{2i+1} , c_{out} (i) (i=1,2,…,n-1)は、それぞれ接続回路5-(i+1)の入力ライン i_2 , i_3 , i_4 に出力されるように論理関数メモリの出力ビットを割り当てる。

[0123]

[0122]

各入力選択メモリ $3-0\sim3-3$ の第0ページには、それぞれ、0ビットシフト、5ビットシフト、9ビットシフト、13ビットシフト、第kページ($1 \le k \le [(n-1)/4]$)には、それぞれ、16k+1ビットシフト、16k+5ビットシフト、16k+13ビットシフトの情報を記憶させておく。

[0124]

接続メモリ 6-0 の第 0 ページには、接続情報として、 8 ビット分シフトさせる情報を記憶させる。接続メモリ $6-1\sim 6-3$ の第 0 ページには、接続情報として 4 ビット分シフトさせる情報を記憶させる。また、各接続メモリ $6-0\sim 6-3$ の第 k ページ($1\leq k\leq [(n-1)/4]$)には、接続情報として 4 ビット分シフトさせる情報を記憶させる。但し、接続メモリ $6-\alpha$ ($\alpha=n$ mod 4)の第 [n/4] ページの接続情報は、最終段の分解関数の出力変数(5 ビット)を出力させるた

めの接続情報なので、当該ページには5ビット分シフトさせる情報を記憶させる。尚、4ビット分シフトさせる場合には接続情報として $(s_3,s_2,s_1,s_0)=(0,1,0,0)$ を、5ビット分シフトさせる場合には $(s_3,s_2,s_1,s_0)=(0,1,0,1)$ を、8ビット分シフトさせる場合には接続情報として $(s_3,s_2,s_1,s_0)=(1,0,0,0)$ を接続メモリの各ページに記憶させる。例えば、n=13の場合、接続メモリ6の内容は、以下の(表1) のようになる。

【表1】

ページ	接続メモリ	接続メモリ	接続メモリ	接続メモリ
	6-0	6-1	6-2	6-3
0	(1, 0, 0, 0)	(0, 1, 0, 0)	(0, 1, 0, 0)	(0, 1, 0, 0)
1	(0, 1, 0, 0)	(0, 1, 0, 0)	(0, 1, 0, 0)	(0, 1, 0, 0)
2	(0, 1, 0, 0)	(0, 1, 0, 0)	(0, 1, 0, 0)	(0, 1, 0, 0)
3	(0, 1, 0, 0)	(0, 1, 0, 1)		

[0125]

ページ選択メモリ8-0の第0ページには、ページ情報として1を記憶させておく。また、ページ選択メモリ8-1~8-3の第0ページには、ページ情報として0を記憶させておく。更に、ページ選択メモリ8-0~8-3の第kページ(1 $\leq k \leq [(n-1)/4]$)には、ページ情報として0を記憶させておく。例えば、n = 13の場合、接続メモリ6の内容は、以下の(表 2)のようになる。

【表2】

ページ	接続メモリ	接続メモリ	接続メモリ	接続メモリ
	6-0	6-1	6-2	6-3
0	1	0	0	0
1	0	0	0	0
2	0	0	0	0
3	0			

[0126]

以上のようにプログラムされた状態において、以下、ルックアップテーブル・カスケード論理回路の演算処理を説明する。尚、以下の説明では、簡単のため n = 5 として説明する。

[0127]

[0128]

また、入力変数選択回路 $2-0\sim 2-3$ は、各々の制御ラインに入力された入力選択情報に従って、入力端子 $in(00)\sim in(x-1)$ のうちの 8 つを出力端子 $out(00)\sim out(00)$ と電気的に接続する。

[0129]

具体的には、入力選択メモリ 3-0 は、 $in(00) \sim in(07)$ をout $(00) \sim out(07)$ に接続し、入力選択メモリ 3-1 は、5 ビットシフトさせて、 $in(05) \sim in(12)$ をout $(00) \sim out(07)$ に接続し、入力選択メモリ 3-2 は、9 ビットシフトさせて、 $in(09) \sim in(16)$ をout $(00) \sim out(07)$ に接続し、入力選択メモリ 3-3 は、13 ビットシフトさせて、 $in(13) \sim in(20)$ をout $(00) \sim out(07)$ に接続する。

[0130]

また、接続メモリ $6-0\sim 6-3$ は、各々、第0ページに書き込まれた接続情報 $(s_3^{(0)}, \cdots, s_0^{(0)})$ を接続回路 $5-0\sim 5-3$ の各制御ラインに出力する。接続回路 $5-0\sim 5-3$ は、各制御ラインより入力される接続情報 $(s_3^{(0)}, \cdots, s_0^{(0)})$ に従って、入力ライン $i_8\sim i_{15}$ と出力ライン $i_9\sim i_{15}$ と出力ライン $i_9\sim i_{15}$ をそれぞれ $i_9\sim i_{15}$ に接続する。また、接続メモリ $i_9\sim i_{15}$ に接続する。すた、接続メモリ $i_9\sim i_{15}$ に接続する。

8~015に接続する。

[0131]

また、ページ選択メモリ8-0~8-3は、各々、第0ページに書き込まれたページ情報を、論理関数メモリ4-0~4-3のページデコーダ15に対して出力する。これにより、論理関数メモリ4-0は、1ページがアクセス可能な状態となり、論理関数メモリ4-1~4-3は、1ページがアクセス可能な状態となる。

[0132]

次に、演算制御部10は、入力変数レジスタ1により、入力変数Xの出力を行う。このとき、入力変数選択回路 $2-1\sim2-3$ の入力端子には、それぞれ、(表3)のように入力変数の値が入力される。

【表3】

i (00)	i(01)	i (02)	i (03)	i (04)	i(05)	i (06)	i (07)	i(08)
c _{in}	a ₁	a ₀	b ₁	b ₀	a ₃	a_2	b ₃	b ₂
i (09)	i(10)	i(11)	i(12)	i(13)	i(14)	i (15)	i(16)	i(17)
a ₅	a ₄	b ₅	b ₄	a ₇	a ₆	b ₇	b_6	a ₉
i (18)	i(19)	i (20)						
a ₁₀	b ₉	b ₁₀						

[0133]

入力変数選択回路 2-0 は、(out(00), out(01), out(02), out(03), out(04)) = $(c_{in}, a_1, a_0, b_1, b_0)$ を出力し、これを接続回路 5-0 の入力ライン(i_8 , i_9 , i_{10} , i_{11} , i_{12}) に入力する。尚、出力out(05) \sim out(07) は使用されないので省略した。接続回路 5-0 は、8 ビットシフトさせて、これらを出力ライン(o_0 , o_1 , o_2 , o_3 , o_4)に出力する。このようにして、入力変数(c_{in} , a_1 , a_0 , b_1 , b_1 0) が論理関数メモリ 4-0 に入力される。

[0134]

次に、演算制御部10の出力コントローラ35は、 CE_0 を"1"に設定して論理関数メモリ4-0のデータ出力を行わせるとともに、 $ADSP_0$ を"1"に設定して、論理関数メモリ4-0内部のアドレスレジスタに、アドレス(i_0 , i_1 , i_2 , i_3 ,

 i_4 , i_5 , i_6 , i_7)= $(c_{in}, a_1, a_0, b_1, b_0, -, -, -)$ を制定する。ここで、「-」はドントケア(0でも1でもよい。)を表す。アドレス制定後に、出力コントローラ 35は、 $ADSP_0$ を"0"とする。

[0135]

アドレス制定後、論理関数メモリ 4-0 の出力端子には、第 1 ページに格納されたルックアップテーブルLUT $_1$ のアドレス(c_{in} , a_1 , a_0 , b_1 , b_0 , -, -, -)に記憶された真理値 f_0 (c_{in} , a_1 , a_0 , b_1 , b_0)の値(-, -, S_0 , S_1 , C_{out} $^{(0)}$, -, -, -)が現れ、これが接続回路 5-1 に出力される。すなわち、接続回路 5-1 の各入力ライン(i_0 , i_1 , i_2 , i_3 , i_4 , i_5 , i_6 , i_7)には(-, -, S_0 , S_1 , C_{out} $^{(0)}$, -, -, -)が入力される。

[0136]

一方、入力変数選択回路 2-1 は、(out(00), out(01), out(02), out(03)) = (a3, a2, b3, b2)を出力し、これを接続回路 5-1 の入力ライン(i8, i9, i10, i11)に入力する。

[0137]

接続回路5-1からは、それぞれ、(表4)の値が出力される。

【表4】

00	01	02	O ₃	04	Oξ	Og	07
Cout (0)	-	-	_	a ₃	a_2	b ₃	b ₂
08	Og	O ₁₀	O ₁₁	012	013	O ₁₄	O ₁₅
_	_	-	_	-	_	S ₀	S ₁

[0138]

接続回路 5-1 の出力ライン $08\sim 015$ は、外部出力ライン 7-1 として取り出される。従って、演算結果 S_0 , S_1 が外部出力ライン 7-1 のうちの 2 本に出力される

[0139]

次に、演算制御部 10 のステップカウンタ 32 は、そのカウント値 i を i-1 = 4 に更新する。そして、演算制御部 10 の出力コントローラ 35 は、 CE_1 を " 1" に設定して論理関数メモリ 4-1 のデータ出力を行わせるとともに、 $ADSP_1$ を

"1"に設定して、論理関数メモリ 4-1 内部のアドレスレジスタに、アドレス(i_0 , i_1 , i_2 , i_3 , i_4 , i_5 , i_6 , i_7)= (c_{out} $^{(0)}$, -,-,-, a_3 , a_2 , b_3 , b_2) を制定する。アドレス制定後に、出力コントローラ 3 5 は、ADSP₁を "0"とする。更に、 0 段目の論理関数メモリ 4-0 の出力値は既にアドレスレジスタに取り込んだので、出力コントローラ 3 5 は、CE₀を "0"として、論理関数メモリ 4-0 の出力を停止させる。

[0140]

アドレス制定後、論理関数メモリ 4-1 の出力端子には、第 0 ページに格納されたルックアップテーブルLUT0のアドレス(c_{out} (0), -, -, -, a3, a2, b3, b2)に記憶された真理値 $f_1(c_{out}$ (0), a3, a2, b3, b2)の値 $(-, -, S_2, S_3, c_{out}$ (1), -, -, -) が現れ、これが接続回路 5-2 に出力される。すなわち、接続回路 5-2 の各入力ライン(i_0 , i_1 , i_2 , i_3 , i_4 , i_5 , i_6 , i_7)には $(-, -, S_2, S_3, c_{out}$ (1), -, -, -) が入力される。

[0141]

一方、入力変数選択回路 2-2 は、(out(00), out(01), out(02), out(03)) = (a5, a4, b5, b4)を出力し、これを接続回路 5-2 の入力ライン(i8, i9, i10, i11)に入力する。

[0142]

接続回路5-2からは、それぞれ、(表5)の値が出力される。

【表5】

00	o_1	02	03	04	05	O ₆	07
C _{out} (1)	-	_	· -	a ₅	a ₄	b ₆	b ₄
08	Og	O ₁₀	011	O ₁₂	O ₁₃	O ₁₄	O ₁₅
		_	_	_	_	S ₂	S _s

[0143]

接続回路 5-2 の出力ライン $08\sim 015$ は、外部出力ライン 7-2 として取り出される。従って、演算結果 S_2 , S_3 が外部出力ライン 7-2 のうちの 2 本に出力される

[0144]

以下同様にして、論理関数メモリ4-2、論理関数メモリ4-3においても演算が行われる。そして、論理関数メモリ4-2の演算結果 S_4 , S_5 は外部出力ライン7-3のうちの2本に出力される。また、論理関数メモリ4-3の出力値 $(-,-,S_6,S_7,c_{out}^{(3)},-,-,-)$ は、接続回路5-0の入力ライン i_0 ~ i_7 にフィードバックされる。

[0145]

次に、演算制御部10のステップカウンタ32は、そのカウント値 i を i-1 = 1 に更新する。ここで、論理関数メモリ4-3 における演算処理が終了したので、ページカウンタ34 は、そのカウント値 k を1 だけインクリメントし、そのカウント値 k をカウント信号pkに出力する。

[0146]


これに伴い、入力選択メモリ3、接続メモリ6、及びページ選択メモリ8のアクセスページが変更されるため、これらのメモリからの出力も変更される。具体的には、入力選択メモリ3-0から出力されるシフト量の情報が17ビットシフトに変更される。また、接続メモリ5-0から出力される接続情報が $(s_3, s_2, s_1, s_0) = (0,1,0,0)$ に変更され、接続メモリ5-1から出力される接続情報が $(s_3, s_2, s_1, s_0) = (0,1,0,1)$ に変更される。更に、ページ選択メモリ8-0が出力するページ情報p(pk=1)の値が0に変更され、論理関数メモリ4-0は0ページがアクセス可能な状態となる。

[0147]

また、これにより、論理関数メモリ 4-3 の演算結果 S_6 , S_7 は外部出力ライン 7-0 のうちの 2 本に出力される。

[0148]

そして、上述の場合と同様に、論理関数メモリ4-0において演算処理が行われ、論理関数メモリ4-0の出力値 $(-,-,S_8,S_9,c_{out}^{(4)},-,-,-)$ は接続回路5-1の入力ライン i_0 ~ i_7 に入力される。接続回路5-1は、これを5ビットシフトして、 $(S_8,S_9,c_{out}^{(4)})$ を出力ライン (o_{13},o_{14},o_{15}) に出力する。これにより、論理関数メモリ4-0の演算結果 $(S_8,S_9,c_{out}^{(4)})$ は外部出力ライン7-1



[0149]

尚、上記例においては、各段のルックアップテーブルに入力する入力変数 X_0 , X_1 , …, X_{p-1} は互いに共通の要素を持たない(すなわち、 $X_i \cup X_{j=\phi} (i \neq j)$)と 仮定したが、本発明におけるルックアップテーブル・カスケード論理回路は、入力変数 X_0 , X_1 , …, X_{p-1} の何れか2つが共通の要素を有するような場合にも使用することが可能である。

[0150]

(実施形態2)

図17は本発明の実施形態2に係るルックアップテーブル・カスケード論理回路の全体構成を表すブロック図である。

[0151]

本実施形態においては、接続回路 $5-0\sim 5-3$ に入力する入力変数を選択する入力変数選択回路 $2-0\sim 2-3$ に加えて、接続回路 $5-0\sim 5-3$ を介さずに、論理関数メモリ $4-0\sim 4-3$ に直接入力する入力変数の選択を行う入力変数選択回路 $60-0\sim 60-3$ 及びその入力選択情報を記憶する入力選択メモリ $61-1\sim 61-3$ を設けたことを第 1 の特徴とする。また、前段の論理関数メモリ 4-(i-1) ($i\in\{1,2,3\}$) から後段の論理関数メモリ 4-i に入力される中間変数の一部を、接続回路 5-i を介さずに直接入力するように構成したことを第 2 の特徴とする。

[0152]

このように構成することで、接続回路 $5-0\sim5-3$ の入力ラインの本数を減らすことができる。その結果、接続回路 $5-0\sim5-3$ を小型化することが可能となる。また、接続回路 $5-0\sim5-3$ を図 4 のようなシフタ回路により構成する場合には、シフタの段数を減らすことが可能であり、演算速度の高速化を図ることができる。

[0153]

(実施形態3)

図18は本発明の実施形態3に係るルックアップテーブル・カスケード論理回路の全体構成を表すブロック図である。

[0154]

本実施形態においては、フィードバック用の接続回路の入力側に、最後段の論理関数メモリ4-3の複数個の出力を一時的に記憶し、フィードバック用の接続回路5-0に出力する中間変数バッファ65を備えていることを特徴とする。

[0155]

実施形態1においては、論理関数メモリ4-0~4-3として、クロックに同期して動作するシンクロナスなメモリを使用した。しかし、論理関数メモリ4-0~4-3は、シンクロナスなメモリには限られず、非同期に動作するメモリを使用することも可能である。

[0156]

しかしながら、最終段の論理関数メモリ4-3の出力は、最前段の論理関数メモリ4-0の入力にフィードバックされることから、論理関数メモリ $4-0\sim4-3$ に非同期のメモリを使用した場合、場合によっては発振を起こすおそれがある。

[0157]

そこで、本実施形態では、中間変数バッファ65を備えた構成とし、1演算ループの演算が終了するごとに、論理関数メモリ $4-0\sim4-3$ の出力値を一旦確定させ、論理関数メモリ4-3が出力する中間変数の値を中間変数バッファ65に記憶させる。そして、次の演算ループに移り、中間変数バッファ65に記憶された中間変数を値の論理関数メモリ4-0に入力して演算処理を行うようにする。

[0158]

これにより、論理関数メモリ $4-0\sim4-3$ に非同期なメモリを使用した場合にも、発振することを防止できる。

[0159]

(実施形態4)

図19は本発明の実施形態4に係るルックアップテーブル・カスケード論理回路の全体構成を表すプロック図、図20は図19の出力レジスタ及び出力デコー

ダの構成を表すブロック図、図21は図20の記憶素子の構成を表すブロック図である。本実施形態においては、外部出力ライン7-1~7-3に出力された出力変数を一時的に記憶する出力変数レジスタ71、及び出力変数レジスタ71が出力変数を取り込むためのロード信号を出力する出力選択デコーダ72を備えたことを特徴とする。他の構成については、図1と同様であるため、説明は省略する。尚、本実施形態においても、各論理関数メモリ4-0~4-3はクロックにより同期して動作するものとする。

[0160]

出力変数レジスタ71は、32個の記憶素子M(i, j)(i=1,2,3,4, j=0,1,2,3,4,5,6,7)を備えている。各記憶素子M(i, j)は、データを保持するDフリップ・フロップ77と2入力1出力のマルチプレクサ78とから構成されている。Dフリップ・フロップ77には、共通のクロック信号Clockが入力される。このクロック信号Clockが1のときに、Dフリップ・フロップ77はデータ入力Dに入力された値をラッチする。マルチプレクサ78の出力はDフリップ・フロップ77のデータ入力Dに接続されている。また、Dフリップ・フロップ77の出力Qは、マルチプレクサ78の0側の入力D0に接続されている。マルチプレクサ78の1側の入力D1は、外部出力ライン7-iのj番目のラインに接続されている。マルチプレクサ78は、ロード信号Loadにより制御され、Load = 0のときに0側の入力を選択し、Load = 1のときに1側の入力を選択する。

[0161]

出力選択デコーダ72には、2ビットの出力選択信号 t が演算制御部10から入力され、4つの出力選択信号 T_1 ~ T_4 を出力する。t=(0,0)のときは、 $(T_1,T_2,T_3,T_4)=(1,0,0,0)$ 、t=(0,1)のときは、 $(T_1,T_2,T_3,T_4)=(0,1,0)$ 、t=(1,0)のときは、 $(T_1,T_2,T_3,T_4)=(0,0,1,0)$ 、t=(1,1)のときは、 $(T_1,T_2,T_3,T_4)=(0,0,1,0)$ 、t=(1,1)のときは、 $(T_1,T_2,T_3,T_4)=(0,0,1,0)$ 、t=(1,1)のときは、 $(T_1,T_2,T_3,T_4)=(0,0,1)$ が出力される。各出力選択信号 T_i (i=1,2,3,4)は、各記憶素子M(i,j)にロード信号Loadとして入力される。

[0162]

演算制御部10は、演算開始時には、 t = (00) として、論理関数メモリ4

-0が演算結果を出力した後に t = (01)、論理関数メモリ 4-1が演算結果を出力した後に t = (10)、論理関数メモリ 4-2が演算結果を出力した後に t = (11) のように出力選択信号 t を切り換えて、演算結果を出力変数レジスタ 71 にラッチする。そして、演算が終了した時点で、出力変数レジスタ 71 に記憶された出力変数を読み出すことで、演算結果を得ることができる。

[0163]

(実施形態5)

図22は本発明の実施形態5に係るルックアップテーブル・カスケード論理回路の全体構成を表すブロック図である。

[0164]

本実施形態においては、出力段選択回路81、出力ライン選択回路82、及び入力変数選択回路2-4を備えていることを特徴とする。尚、他の構成については、図1と同様であるため、説明は省略する。

[0165]

接続回路 $5-1\sim 5-3$ 及び論理関数メモリ 4-3 から出力される変数組は、出力段選択回路 81 において何れか一つが選択される。出力段選択回路 81 において選択された変数組は、入力変数(F_1 , F_2 , F_3)及び選択切換変数Selectの値に基づいて、出力ライン選択回路 82 によりその総て又は一部が選択され、出力変数として出力される。

[0166]

ここで、出力変数の個数が 2 の冪乗である任意の n 変数論理関数 $f(x_0, x_1, \cdots, x_{n-1})$ は、以下の形で表現することが可能である。

【数6】

$$f(x_0, x_1, \dots, x_{n-3}, x_{n-2}, x_{n-1})$$

$$= x_{n-2}x_{n-1}f_0(x_0, x_1, \dots, x_{n-3}) \vee x_{n-2}\overline{x}_{n-1}f_1(x_0, x_1, \dots, x_{n-3})$$

$$\vee \overline{x}_{n-2}x_{n-1}f_2(x_0, x_1, \dots, x_{n-3}) \vee \overline{x}_{n-2}\overline{x}_{n-1}f_3(x_0, x_1, \dots, x_{n-3})$$

[0167]

従って、上記分解関数 f_0 ~ f_3 を論理関数メモリ4-0~4-3により実現し、各

分解関数 $f_0 \sim f_3 e_{n-2}, x_{n-1}$ 等との積項を出力ライン選択回路 8 2 により演算することで、n変数の論理関数の演算を行うことが可能となる。

[0168]

出力段選択回路81は、マルチプレクサにより構成されており、演算制御部10から出力される出力選択信号tに従って、各論理関数メモリ4-0~4-3から出力される出力変数のうちの何れかを選択して出力する。

[0169]

出力ライン選択回路82は、入力変数選択回路2-4から入力される入力変数の値に従って、出力段選択回路81から出力される出力変数のうちの全部又は一部を選択して出力する。尚、入力変数選択回路2-4は、図2に示したものと同様のシフト回路で構成されている。但し、本実施形態では、最終段の論理関数メモリ4-0~4-3の出力が8ビットであるため、入力変数選択回路2-4に使用されるシフト回路の出力は、3ビットとされる。一般には、入力変数選択回路2-4の出力は、最終段の論理関数メモリ4-3の出力の数Nに対して、

【数7】

$\lceil \log_2 N \rceil$

とされる。以下、入力変数選択回路 2-4 の出力out (00) \sim out (02) (図 2 参照) を、それぞれ、 F_0 , F_1 , F_2 で表す。

[0170]

図23は図22の出力ライン選択回路82の構成を表すプロック図である。尚 、この回路図は、動作原理を説明するために、簡略化して記載している。

[0171]

出力ライン選択回路82は、図23に示したように、2入力1出力のマルチプレクサ(以下、「MUX」という。)83~89を多段にカスケード状に接続し、各段において出力を、MUX90~MUX96を通して取り出すことができるように構成されている。尚、図23では、説明の都合上、出力ラインのビット数Ncが8ビットの例を示しているが、Ncは8ビットに限られるものではない。

[0172]

図 2 3 において、出力ライン選択回路 8 2 の入力ライン $y_0\sim y_7$ は、出力段選択回路 8 1 の出力側端子に接続される。この入力ライン $y_0\sim y_7$ より、出力変数Yの値が入力される。また、出力ライン選択回路 8 2 の出力ライン $f^{(0)}\sim f^{(7)}$ からは、入力ライン $y_0\sim y_7$ のうち選択された出力変数Yの値 $(y_0, \cdots, y_{|Y|-1})$ が出力される。

[0173]

入力ライン y_0 , y_1 、入力ライン y_2 , y_3 、入力ライン y_4 , y_5 、及び入力ライン y_6 , y_7 は、それぞれMUX 8 3、MUX 8 4、MUX 8 5、及びMUX 8 6の入力側に接続されている。MUX 8 3, 8 4、及びMUX 8 5, 8 6の出力は、それぞれMUX 8 7、及びMUX 8 80入力側に接続されている。MUX 8 7, 8 8の出力は、MUX 8 9の入力に接続されている。

[0174]

一方、(入力ラインy₀, MUX 8 3 の出力)、(入力ラインy₂, MUX 8 4 の出力)、(入力ラインy₄, MUX 8 5 の出力)、及び(入力ラインy₆, MUX 8 6 の出力)は、それぞれMUX 9 0、MUX 9 1、MUX 9 2、及びMUX 9 3 の入力側に接続されている。また、(入力ラインy₁, MUX 8 7 の出力)、(入力ラインy₃, MUX 8 9 の出力)、及び(入力ラインy₅, MUX 8 8 の出力)は、それぞれMUX 9 4、MUX 9 5、及びMUX 9 6 の入力側に接続されている。

[0175]

 $MUX83\sim86$ は、共通の入力変数 F_0 により切換制御がされる。すなわち、 F_0 が"0"のときは、MUX83,84,85,86は、それぞれ、入力ライン y_0 , y_2 , y_4 , y_6 を選択し、 F_0 が"1"のときは、MUX83,84,85,86は、それぞれ、入力ライン y_1 , y_3 , y_5 , y_7 を選択する。

[0176]

MUX 8 7, 8 8 は、共通の入力変数 F_1 により切換制御がされる。すなわち、 F_1 が"0"のときは、MUX 8 7, 8 8 は、それぞれ、MUX 8 3, 8 5 を選択し、 F_1 が"1"のときは、MUX 8 7, 8 8 は、それぞれ、MUX 8 4, 8 6 を選択する。

[0177]

また、MUX89は、入力変数 F_2 により切換制御がされる。すなわち、 F_2 が "0" のときはMUX89は、MUX87を選択し、 F_2 が "1" のときは、MUX89は、MUX89は、MUX89は、MUX89は、MUX89は、MUX89は、MUX89は、MUX89は、MUX89は、MUX8900

[0178]

MUX 8 3 \sim 8 6 によって、8本の入力ライン $y_0\sim y_7$ のうちの 4 本が選択される。MUX 8 3 \sim 8 8 によって、8本の入力ライン $y_0\sim y_7$ のうちの 2 本が選択される。更に、MUX 8 3 \sim 8 9 によって、8本の入力ライン $y_0\sim y_7$ のうちの 1 本が選択される。これは、目的論理関数fの出力変数の個数|f|が4 個以下の場合、出力段選択回路 8 1 の出力する中間変数Yに対して、更に入力変数 (F_0,F_1,F_2) による論理演算を行うことが可能であることを意味する。従って、論理関数メモリ 4 - 0 \sim 4 - 3 により行う演算における入力変数の数を減らすことができる。

[0179]

すなわち、例えば、目的論理関数 $f(x_0,x_1,...,x_{n-2},x_{n-1})$ を、

【数8】

$$x_{n-1}f'(x_0,x_1,\cdots,x_{n-2})\vee \overline{x}_{n-1}f'(x_0,x_1,\cdots,x_{n-2})$$

のようにシャノン展開して、関数 $f'(x_0,x_1,\cdots,x_{n-2})$ を4つの分解関数 $f_0(X_0)$, $f_1(X_1,Y_1)$, $f_2(X_2,Y_2)$, $f_3(X_3,Y_3)$ (但し、 $X_0\cup X_1\cup X_2\cup X_3=\{x_0,x_1,\cdots,x_{n-2}\}$) に関数分解し、最終段の分解関数 $f_3(X_3,Y_3)$ の出力数を4以下となるようにすれば、論理関数メモリ4-0~4-3に入力する入力変数の個数を1個減らすことができる。そして、入力変数 x_{n-1} は、入力変数 F_0 として、出力ライン選択回路82に入力するようにすればよい。

[0180]

同様に、目的論理関数 $f(x_0,x_1,...,x_{n-2},x_{n-1})$ を、

【数9】

 $x_{n-1}x_{n-2}f''(x_0,x_1,\cdots,x_{n-3})$ $\vee x_{n-1}\overline{x}_{n-2}f''(x_0,x_1,\cdots,x_{n-3})$ $\vee \overline{x}_{n-1}x_{n-2}f''(x_0,x_1,\cdots,x_{n-3})$ $\vee \overline{x}_{n-1}\overline{x}_{n-2}f''(x_0,x_1,\cdots,x_{n-3})$ のようにシャノン展開すれば、論理関数メモリ $4-0\sim 4-3$ に入力する入力変数の個数を 2 個減らすことができ、

【数10】

$$\begin{array}{l} x_{n-1}x_{n-2}x_{n-3}f'''(x_0,x_1,\cdot\cdot\cdot,x_{n-4})\vee x_{n-1}x_{n-2}\overline{x}_{n-3}f'''(x_0,x_1,\cdot\cdot\cdot,x_{n-4})\\ \vee x_{n-1}\overline{x}_{n-2}x_{n-3}f'''(x_0,x_1,\cdot\cdot\cdot,x_{n-4})\vee x_{n-1}\overline{x}_{n-2}\overline{x}_{n-3}f'''(x_0,x_1,\cdot\cdot\cdot,x_{n-4})\\ \vee \overline{x}_{n-1}x_{n-2}x_{n-3}f'''(x_0,x_1,\cdot\cdot\cdot,x_{n-4})\vee \overline{x}_{n-1}x_{n-2}\overline{x}_{n-3}f'''(x_0,x_1,\cdot\cdot\cdot,x_{n-4})\\ \vee \overline{x}_{n-1}\overline{x}_{n-2}x_{n-3}f'''(x_0,x_1,\cdot\cdot\cdot,x_{n-4})\vee \overline{x}_{n-1}\overline{x}_{n-2}\overline{x}_{n-3}f'''(x_0,x_1,\cdot\cdot\cdot,x_{n-4}) \end{array}$$

のようにシャノン展開すれば、論理関数メモリ $4-0\sim4-3$ に入力する入力変数の個数を3個減らすことができる。

[0181]

尚、MUX 8 3~MUX 8 9により選択された8ビット、4ビット、2ビット、又は1ビットの出力は、共通の8本の出力ラインによって出力するのが好ましい。ルックアップテーブル・カスケード論理回路をLSIにより構成した場合、出力ライン数(ピン数)が少ないほどパッケージ面積を縮小できるからである。そこで、図23では、MUX 90~96によって、上記各本数の出力ラインが選択されたときの出力を、共通の出力ラインf(0)~f(7)を通して出力されるように構成されている。MUX 90~96は、共通の選択切換変数Selectによって切換制御がされる。尚、選択切換変数Selectの設定値は、出力変数の個数|f(X)|によって、あらかじめ選択切換メモリ97に記憶される。そして、演算制御部10の制御によって、Selectに設定される。

[0182]

MUX90は、Selectが"0"のとき入力ライン y_0 を選択し、Selectが"1"のときMUX83の出力を選択し、選択したラインの信号値を出力ライン $f^{(0)}$ に出力する。MUX91は、Selectが"0"のとき入力ライン y_2 を選択し、Selectが"1"のときMUX84の出力を選択し、選択したラインの信号値を出力ライン $f^{(2)}$ に出力する。MUX92は、Selectが"0"のとき入力ライン y_4 を選択し、Selectが

"1"のときMUX85の出力を選択し、選択したラインの信号値を出力ライン $f^{(4)}$)に出力する。MUX93は、Selectが"0"のとき入力ライン y_6 を選択し、Selectが"1"のときMUX86の出力を選択し、選択したラインの信号値を出力ライン $f^{(6)}$ に出力する。

[0183]

MUX94は、Selectが"0"のとき入力ライン y_1 を選択し、Selectが"1"のときMUX87の出力を選択し、選択したラインの信号値を出力ライン $f^{(1)}$ に出力する。MUX95は、Selectが"0"のとき入力ライン y_3 を選択し、Selectが"1"のときMUX89の出力を選択し、選択したラインの信号値を出力ライン $f^{(3)}$ に出力する。MUX96は、Selectが"0"のとき入力ライン y_5 を選択し、Selectが"1"のときMUX88の出力を選択し、選択したラインの信号値を出力ライン $f^{(5)}$ に出力する。MUX880出力を選択し、選択したラインの信号値を出力ライン $f^{(5)}$ 1に出力する。また、出力ライン $f^{(7)}$ は、入力ライン $f^{(7)}$ に直結されている。

[0184]

目的論理関数fの演算結果f(X)のビット数(出力の本数)が8のときは、Selectを "0"とする。これにより、出力ライン $f^{(0)}\sim_f(7)$ には、入力ライン $y_0\sim y_7$ に入力される出力変数 $Y=(y_0,\cdots,y_7)$ の値が出力される。出力の本数が4のときは、Selectを "1"に設定し、入力変数 F_0 に "0"又は "1"を入力する。これにより、入力ライン $y_0\sim y_7$ のうち $F_0=0$ のときは(y_0 , y_2 , y_4 , y_6)の4本が、 $F_0=1$ のときは(y_1 , y_3 , y_5 , y_7)の4本が、出力ライン $f^{(0)}$, $f^{(2)}$, $f^{(4)}$, $f^{(6)}$ に出力される。出力の本数が2のときは、Selectを "1"とし、入力変数 F_0 、 F_1 に "0"又は "1"を設定する。これにより、(F_0 , F_1)=(0, 0)のときは、出力ライン $f^{(1)}$, $f^{(5)}$ には入力ライン $y_0\sim y_7$ のうち2本に入力される出力変数 $Y=(y_0,y_1,y_2,y_3)$ の値が出力される。(Y_0 , Y_0)の値がそれぞれ出力される。出力の本数が1のときは、Selectを "1"とし、入力変数 Y_0 0、 Y_0 1、 Y_0 2、 Y_0 3、 Y_0 3の値がそれぞれ出力される。出力の本数が1のときは、Selectを "1"とし、入力変数 Y_0 5、 Y_0 7、 Y_0 8、 Y_0 9、 Y_0 9、Y

[0185]

このように出力ライン選択回路82を設けることにより、各論理関数メモリ4

-0~4-3より出力される出力変数の個数が、全出力ラインの本数の1/2以下の場合には、出力ライン選択回路82を用いて更に論理演算を行うことが可能である。これによって、論理関数メモリ4-0~4-3において演算を行う分解関数の入力変数の総数を1個以上減らすことが可能となる。従って、ルックアップテーブル・カスケード論理回路全体で許容される入力変数の数を増やすことが可能となる。

[0186]

尚、図23では、出力ライン選択回路82内のマルチプレクサは2入力1出力のものを使用しているが、一般に、w入力1出力(w≥2)のマルチプレクサを使用することが可能である。

[0187]

【発明の効果】

以上のように本発明の第1の構成によれば、目的関数に適合させて接続関係を自由に変更することができるため、論理回路をプログラマブルに構成することが可能となる。そして、目的関数の入力変数の数が各論理関数メモリの入力端子数の和よりも多い場合であっても、フィードバック回路によって最後段の論理関数メモリの出力を最前段の論理関数メモリにフィードバックさせて、同じ論理関数メモリを重複して使用して分解関数の演算を行わせることが可能となる。すなわち、演算が可能な目的関数の入力変数の個数の自由度が非常に大きく、設計自由度の大きいルックアップテーブル・カスケード論理回路を提供することができる

[0188]

本発明の第2の構成によれば、最後段の論理関数メモリから出力される中間変数の選択及び最前段の論理関数メモリとの接続関係を、フィードバック用接続回路とフィードバック用接続メモリによってプログラマブルに設定することができるため、フィードバック後に最前段の論理関数メモリで演算を行う分解関数のルックアップテーブルの構成の自由度が高いルックアップテーブル・カスケード論理回路を提供することができる。また、フィードバックの際の最前段の論理関数メモリの入出力端子を有効に利用することが可能となるとともに、最前段の論理

関数メモリのメモリ容量を効率よく活用することが可能となるため、演算が可能な目的関数の自由度の高いルックアップテーブル・カスケード論理回路を小容量の論理関数メモリで実現することが可能となる。

[0189]

本発明の第3の構成によれば、ルックアップテーブル・カスケード論理回路をパイプライン処理により非同期的に動作させる場合であっても、各論理関数メモリに記憶された分解関数の形によらず、各論理関数メモリの出力が発振により不安定化することを防止することが可能となる。

[0190]

本発明の第4の構成によれば、ページ切換手段によって論理関数メモリ又は接続メモリ若しくはフィードバック用接続メモリ内の入出力が可能なページを選択的に切り換えることで、1つの論理関数メモリで複数の種類の分解関数の演算を行うことが可能となる。従って、複数の論理関数の演算を1個のルックアップテーブル・カスケード論理回路によって行うことが可能となる。また、最後段の論理関数メモリの出力を最前段の論理関数メモリの入力にフィードバックさせて使用する場合、各演算のループによって論理関数メモリ若しくは接続メモリ又はフィードバック用接続メモリのページを切り換えて使用することで、ルックアップテーブル・カスケード論理回路によって演算することが可能な論理関数の自由度を広げることができる。

[0191]

本発明の第5の構成によれば、簡単な回路により接続回路を実現することが可能となる。

[0192]

本発明の第6の構成によれば、接続回路が、前段の論理関数メモリの出力を、 論理関数の演算結果を出力する出力ラインに接続可能としたことで、目的論理関 数の分解関数の段数が少ない場合には、カスケードの途中の論理関数メモリの出 力を出力変数として取り出し、演算速度を高速化することが可能となる。

[0193]

本発明の第7の構成によれば、各論理関数メモリから出力される出力を、出力

段選択回路により自由に選択して出力させることができるので、外部への出力ラインの本数を減らすことが可能となる。従って、集積回路で構成する場合は、出力変数を出力するための集積回路のピン数を削減することが可能となり、小型化することができる。

[0194]

本発明の第8の構成によれば、第1の選択された段の出力変数を、第1の選択された段の分解関数の出力変数の個数が、第1の選択された段の論理関数メモリの出力数の1/2以下の場合、入力変数のうちの一部のものの値に基づいて、第1の選択された段の分解関数の出力変数を選択することが可能となり、出力ライン選択回路において更に論理演算を行うことができる。従って、各論理関数メモリに入力する入力変数の個数を削減することができる。そのため、論理関数メモリのメモリ使用効率が向上する。また、ルックアップテーブル・カスケード論理回路全体で演算が可能な論理関数の入力変数の個数に関する制限数を広げることが可能となる。

[0195]

本発明の第9の構成によれば、前段又は最終段の論理関数メモリから出力される中間変数の個数と、各段の論理関数メモリに入力する入力変数の個数とを、接続メモリ及び接続回路又はフィードバック用接続メモリ及びフィードバック用接続回路を用いて、各分解関数に適合させて変更することが可能となるため、各論理関数メモリのメモリ容量を有効に活用することができる。

[0196]

本発明の第10の構成によれば、最初の段以外の各論理関数メモリの入力のうちの少なくとも1つに、接続回路を介すことなく入力変数を直接入力することにより、接続回路の入力ラインの数を減らすことができる。そのため、接続回路及び接続メモリの出力の配線数を減らすことができ、回路の高集積化及び省電力化が可能となる。

[0197]

本発明の第11の構成によれば、論理関数メモリ又は接続回路若しくはフィードバック用接続回路に入力される入力変数の個数を減らすことができるため、接

続回路及び接続メモリ並びにフィードバック用接続回路及びフィードバック用接続メモリの出力の配線数を減らすことができ、回路を高集積化及び省電力化が可能となる。

[0198]

本発明の第12の構成によれば、簡易な回路によって入力選択回路を構成することができ、また、入力選択回路における入力変数の選択も入力変数のシフトビット数を指定するだけでよいため、入力選択回路の制御ラインが少なくなる。従って、スイッチング素子の数や配線面積を減らすことができるため、高集積化及び省電力化を行うことが可能となる。

[0199]

本発明の第13の構成によれば、各論理関数メモリの演算を同時に行うことが 可能であり、各論理関数メモリで並行して演算処理を行うことが可能となるため 、演算速度を向上させることが可能となる。

[0200]

本発明の第14の構成によれば、最初の段以外の各論理関数メモリの入力のうちの一部を、接続回路を介すことなく前段の論理関数メモリの出力を直接入力することにより、接続回路の入力ラインの数を減らすことができる。これにより、接続回路及び接続メモリの素子数及び出力の配線数を減らすことができるため、回路を高集積化・省電力化することが可能となる。

【図面の簡単な説明】

- 【図1】 本発明の実施形態1に係るルックアップテーブル・カスケード論 理回路の全体構成を表すブロック図である。
- 【図2】 図1の入力変数選択回路2-i(i∈ {0, 1, 2, 3})の構成を表す回路図である。
 - 【図3】 図1の論理関数メモリ4の構成を表すブロック図である。
 - 【図4】 図1の接続回路5の周辺の回路ブロック図である。
 - 【図5】 図1の接続メモリ6の構成を表すプロック図である。
 - 【図6】 図1の演算制御部10の構成を表すプロック図である。
 - 【図7】 図6の出力コントローラ35の内部構成を表すプロック図である

- 【図8】 実施形態1に係るルックアップテーブル・カスケード論理回路の動作を表すフローチャートである。
- 【図9】 実施形態1に係るルックアップテーブル・カスケード論理回路の 動作時における各信号の変化を表すタイミング図である。
- 【図10】 図1の接続回路をクロスバスイッチにより構成した例を表す図である。
- 【図11】 図1の接続回路をマルチプレクサにより構成した例を表す図である。
- 【図12】 2nビットの二進数A,Bの加算を行う論理関数fを表す図である。
- 【図13】 2nビットの二進数A, Bの加算を行う論理関数fを2n個の分解関数 $\{g_0, g_1, \dots, g_{2n-1}\}$ に関数分解した図である。
- 【図 14 】 2n ビットの二進数A,Bの加算を行う論理関数fを <math>2n 個の分解 関数 $\{g_0, g_1, \dots, g_{2n-1}\}$ に関数分解した図である。
- 【図15】 2 n ビットの二進数A, Bの加算を行う論理関数fを n 個の分解関数 $\{f_0, f_1, \dots, f_{n-1}\}$ に関数分解した図である。
 - 【図16】 分解関数fiの真理値表である。
- 【図17】 本発明の実施形態2に係るルックアップテーブル・カスケード 論理回路の全体構成を表すブロック図である。
- 【図18】 本発明の実施形態3に係るルックアップテーブル・カスケード 論理回路の全体構成を表すブロック図である。
- 【図19】 本発明の実施形態4に係るルックアップテーブル・カスケード 論理回路の全体構成を表すブロック図である。
- 【図20】 図19の出力レジスタ及び出力デコーダの構成を表すブロック図である。
 - 【図21】 図20の記憶素子の構成を表すブロック図である。
- 【図22】 本発明の実施形態5に係るルックアップテーブル・カスケード 論理回路の全体構成を表すブロック図である。

- 【図23】 図22の出力ライン選択回路82の構成を表すプロック図である。
- 【図24】 ルックアップテーブル・カスケード論理回路の原理を表す図である。

【符号の説明】

- 1 入力変数レジスタ
- 2-0~2-4, 60-0~60-3 入力変数選択回路
- 3-0~3-4, 61-1~61-3 入力選択メモリ
- 4-0~4-3 論理関数メモリ
- 5-0~5-3 接続回路
- 6-0~6-3 接続メモリ
- 8-0~8-3 ページ選択メモリ
- 10 演算制御部
- 11-0, 20-0 1ビットシフト回路
- 11-1, 20-1 2ビットシフト回路
- 11-2, 20-2 4ビットシフト回路
- 11-3, 20-3 8ビットシフト回路

$FM_0 \sim FM_{m-1}$ メモリアレイ


- 15,21 ページデコーダ
- 16 アドレスデコーダ
- 17 入力ライン
- 1.8 出力ライン
- 31 演算ステップレジスタ
- 32 ステップカウンタ
- 33 ループカウンタ
- 34 ページカウンタ
- 35 出力コントローラ
- 41~44 フリップ・フロップ (FF)
- 45~48 AND回路

- 4 9 OR回路
- 65 中間変数バッファ
- 71 出力変数レジスタ
- 72 出力選択デコーダ
- 77 Dフリップ・フロップ
- 78,83~96 マルチプレクサ (MUX)
- 81 出力段選択回路
- 82 出力ライン選択回路
- 97 選択切換メモリ




図面

【図1】




2/

















【図5】









【図7】




[図8]














【図11】




【図12】




【図13】



【図14】



【図15】




【図16】

	Cin	a_1	20	bı	8	Cout	s ₁	8	Cin	aı	ક	b ₁	8	Coul	81	80
	0	0	0	0	0	0	D	0	1	0	0	0	0	0	0	1
	0	0	0	0	1	0	0	1	1	0	0	0	1	0	1	0
	0	0	0	7	0	0	1	0	1	0	0	1	0	0	1	1
	0	0	0	7	٦,	٥	1	1	1	0	0	1	1	1	0	0
	0	0	1	0	0	0	0	1	1	0	1	0	0	0	1	0
	0	0	1	0	1	0	1	0	1	0	1	0	1	0	1	1
. 1	0	0	1	1	0	0	1	1	1	0	1	1	0	1	0	0
(a)	0	0	1	1	1	1	0	0	1	0	1	1	1	1	0	1
- [0	1	0	0	0	0	1	0	1	1	0	0	0	0	1	1
	0	1	0	0	1	0	1	1	1	1	0	0	1	1	0	0
	0	1	0	1	0	1	0	0	1	1	0	1	0	1	0	1
	0	1	0	1	1	1	0	1	1	1	0	1	1	1	1	0
1	0	1	1.	0	0	0	1	1	1	1	1	٥	0	1	0	0
	0	1	1	0	1	1	0	0	1	1	1	0	1	1	0	1
	0	1	1	1	0	1	0	1	1	1	1	1	0	1	1	0
Į	0	1	1	1	1	1	1	0	1	1	1	1	1	1	1	1


	L	,		アド	レフ				<u></u>			出力	り値							アド	レス				出力値							\neg
	io	i ₁	12	iz	14	is	is	i7	ō	ō	00	04	03	02	01	8	io	i_1	i ₂	13	i4	is	16	i7	07	08	08	04	03	02	01	00
	0	0	0	0	0	-	1	-	-	-	-	0	0	0	-	-	1	0	0	0	0	-	-	-		-	-	0	0	1	-	T = 1
	0	0	0	0	1	-	П	-	-	-	i	0	0	1	-	-	1	0	0	0	1	-	ı	-	-	_	-	0	1	0	-	-
	0	0	0	1	0	-	ı	1	-	-	ı	0	1	0	1	-	1	0	0	1	0	-	-	-	-	-	-	0	1	1	-	-
	0	0	0	1	1	1	-	-	-	-	1	0	1	1	-	-	1	0	0	1	1	-	1	-	-	_	-	1	0	0	-	-
	0	0	1	0	0	1	ı	1		ī	i	0	٥	1	-	-	1	0	1	0	0	-	-	-	-	-	-	0	1	0	,	-
1	0	٥	1	0	1	1	1	1	1	-	1	0	1	0	1	-	1	0	1	0	1	1	-	-	-	-	-	0	1	1	-	-
(ъ)	0	0	1	1	0	1	Ш	-	-	-	ı	0	1	1	-	-	1	0	1	1	0	-	1	-	-	-	-	1	0	0	-	-
(-,	0	0	1	1	1	ı	1	-	1	-	1	1	0	0	1	-	1	0	1	1	1	-	-	-	-	-	-	1	0	1	1	-
	0	1	0	0	0	1	ı	ı	1	1	1	0	1	0	-	-	1	1	0	0	0	1	ŀ	-	-	-	-	0	1	1	-	-
	0	1	0	0	-]	1	-		1	1	0	1	1	-	-	1	1	0	0	1	-	-	-	-	-	-	1	0	0	-	-
	0	1	0	1	0	1	-	-	1	1	ı	1	0	0	-	-	1	1	0	1	0	-	-	-	-	-	-	1	0	1	-	-
	0	1	0	1	1	1	1	-	-	1	1	1	0	1	-	-	1	1	0	1	1	-	-	-	-	-	-	1	1	0	-	-
	0	1	1	0	0	•	-	1	_	ſ	1	0	1	1	-	-]	1	1	1	0	0	-	-	-	-	-	-	1	0	0	-	-
	0	1	1	0	1	i	1	-	_	ı	1	1	0	0	-	-	1	1	1	0	1	-	-	-	-	-	-	1	0	1	-	1-1
	0	1	1	1	0	=	1	-	_	1	-	1	0	1	-	-	1	1	1	1	0	-	-	-	_	-	-	1	1	0	-	-
ļ	0	1	1	1	1	_	-	-	_	1	1	1	1	0	_		1	1	1	1	1	_	-	-	-	-		1	1	1	-	-

Ĭ	アドレス 出力値																アド	レフ	_						出	力値						
1	io	i_1	i_2	íз	14	is	is	17	07	06	05	04	03	02	01	00	io	í,	i2	is	iı	is	ie	i7	07	06	03	04	03	02	01	00
	0	-	-	-	0	0	0	0	-	-	_	0	0	0	-	_	1	-	Ī -	-	0	0	0	0	-	_	-	0	0	1	<u> </u>	1 –
	0	1	-	1	0	0	0	1	-	-	-	0	0	1	-	_	1	-	-	-	0	0	0	1	-	-	-	0	1	0	-	 -
	0	1	-	1	0	0	1	0	ı	-	-	0	1	0	Γ-	-	1	-	-	-	0	0	1	0	-	-	_	0	1	1	-	-
1	0	ı	•	ı	0	0	1	1	1	ı	1	0	1	1	-	-	1	=	-	-	0	٥	1	1	-	-	-	1	0	0	-	-
1	0	ı	-	ı	٥	1	0	0	1	1	-	0	0	1	-	-	1	-	-	-	0	1	0	0	-	-	_	0	1	0	-	-
	0	ı	1	t	0	1	0	1	ı	ı	-	0	1	0	_	-	1	-	-	-	0	1	0	1	-	_	-	0	1	1	-	-
c)	0	ı	ı	i	0	1	1	0	П	1	-	0	1	1	-	-	1	-	-	-	0	1	1	0	-	-	-	1	0	0	-	-
	0	1	ł	ı	0	1	1	1	-	1		1	0	0	-	-	1	-	-	-	0	1	1	1	-	-	-	1	0	1	-	 -
1	0	-		-	1	0	٥	0	-	1	-	٥	1	0	-	-	1	-	-	-	ī	0	0	0	-	-	-	0	1	1	-	 -
	0	-	-	1	1	0	0	1	-	1	1	٥	1	1	-	-	1	-	-	-	1	D	0	1	-	-	-	1	0	0	-	-
	0	-	_	-	1	0	1	0	_	-	-	1	0	0		-	1	-	-	-	1	0	1	0	-	-	-	1	0	1	-	-
	0	-	_	-	1	0	1	1	-	_	_	1	0	1	-	-	1	-	-	•	1	0	1	1	-	-	1	1	1	0	-	-
1	0	-	-	_	1	1	0	٥	-	-	ı	0	1	1	-	-	1	-	-	-	1	1	0	0	-	-	_	1	0	0	_	-
ı,	0	-	-	-	1	1	0	1	-	ı	1	1	0	0	-	-	1	-	-	1	1	1	0	1	-	-	-	1	0	1	-	-
1	0	_	-	-	1	1	1	0	-	1	ı	1	0	1	-	_	1	1	-	-	1	1	1	0	-	-	-	1	1	0	ŀ	-
L	0		-	_	1	1	1	1	-	-	-	1	1	0	1	-	1	-	-	-	1	1	1	1	-	-	-	1	1	1	-	-


【図17】




【図18】



















【図22】







【図24】





【書類名】 要約書

【要約】

【課題】 目的論理関数に応じ入力変数・レイル数を柔軟に変化でき、分解関数の数に応じてカスケード段数を柔軟に変化できるルックアップテーブル・カスケード論理回路を提供する。

【解決手段】 各分解関数をルックアップテーブルとして記憶する、直列に配列された複数の論理関数メモリ $4-0\sim4-3$ 、前段の論理関数メモリの出力のうち、後段の論理関数メモリの入力に接続されるものの接続情報を記憶する接続メモリ $6-0\sim6-3$ 、接続メモリより出力される接続順序に従い、前段の論理関数メモリの出力と後段の論理関数メモリの入力を選択的に接続する接続回路 $5-1\sim5-3$ 、及び最後段の論理関数メモリの出力を最前段の論理関数メモリに選択的に入力するフィードバック回路5-0, 6-0 を備えた構成とした。

【選択図】 図1

認定・付加情報

特許出願の番号 特願2003-105762

受付番号 50300590290

書類名 特許願

担当官 第八担当上席 0097

作成日 平成15年 4月10日

<認定情報・付加情報>

【提出日】 平成15年 4月 9日



【書類名】 出願人名義変更届 【あて先】 特許庁長官殿

【事件の表示】

【出願番号】 特願2003-105762

【承継人】

【識別番号】 802000031

【氏名又は名称】 財団法人北九州産業学術推進機構

【代表者】 有馬 朗人

【承継人代理人】

【識別番号】 100121371

【弁理士】

【氏名又は名称】 石田 和人 【電話番号】 093-695-3113

【手数料の表示】

【予納台帳番号】 222495 【納付金額】 4,200円

【提出物件の目録】

【物件名】 承継人であることを証する書面 1

【援用の表示】 平成15年12月12日提出の手続補足書により補足する。

【物件名】 委任状 1

【援用の表示】 平成15年12月12日提出のものを援用する。

特願2003-105762

ページ: 1/E

認定・付加情報

特許出願の番号 特願2003-105762

受付番号 50302053293

書類名 出願人名義変更届

担当官 古田島 千恵子 7288

作成日 平成16年 3月25日

<認定情報・付加情報>

【提出日】 平成15年12月12日

【承継人】

【識別番号】 802000031

【住所又は居所】 福岡県北九州市若松区ひびきの2番1号

【氏名又は名称】 財団法人北九州産業学術推進機構

【承継人代理人】 申請人

【識別番号】 100121371

【住所又は居所】 福岡県北九州市若松区ひびきの2番1号 北九州

学術研究都市産学連携センターT-302 石田

特許事務所内

【氏名又は名称】 石田 和人

特願2003-105762

出願人履歴情報

識別番号

[502428467]

1. 変更年月日

2002年11月26日

[変更理由]

新規登録

住 所

福岡県福岡市中央区今川1丁目10-43-403

氏 名

笹尾 勤

2. 変更年月日 [変更理由] 2003年 5月25日

住所変更

住 所

福岡県福岡市中央区鳥飼3丁目15-17

氏 名

笹尾 勤



特願2003-105762

出願人履歴情報

識別番号

[802000031]

1. 変更年月日

2002年 4月19日

[変更理由]

新規登録

住 所

福岡県北九州市若松区ひびきの2番1号

氏 名 財団法人北九州産業学術推進機構